JPS6356572B2 - - Google Patents
Info
- Publication number
- JPS6356572B2 JPS6356572B2 JP59106142A JP10614284A JPS6356572B2 JP S6356572 B2 JPS6356572 B2 JP S6356572B2 JP 59106142 A JP59106142 A JP 59106142A JP 10614284 A JP10614284 A JP 10614284A JP S6356572 B2 JPS6356572 B2 JP S6356572B2
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- request information
- processing
- processing unit
- processing request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のデータ処理部を使用した制御装
置において、データ処理部の処理能力を低下させ
ずに両データ処理部間の同期の確立を高速に実行
できる同期制御方式に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention provides a method for establishing synchronization between both data processing units without reducing the processing capacity of the data processing units in a control device using a plurality of data processing units. Concerning a synchronous control method that can be executed at high speed.
処理すべきデータ量の増加、処理速度の高速化
要求にともなつて、処理分散方式が採用されつつ
ある。これは複数個のデータ処理部を有し、入力
した処理すべき内容を各データ処理部にて分散処
理するものである。このような処理分散方式では
データ処理を依頼した依頼元のデータ処理部とデ
ータ処理が依頼された被依頼側のデータ処理部と
は互いに同期して運転される必要がある。 With the increase in the amount of data to be processed and the demand for faster processing speed, processing distributed methods are being adopted. This has a plurality of data processing sections, and the input contents to be processed are distributed and processed by each data processing section. In such a processing distribution system, the data processing unit of the requesting side that has requested data processing and the data processing unit of the requested side that has been requested to process data must be operated in synchronization with each other.
すなわち、依頼元のデータ処理部が被依頼側に
おけるデータ処理の終了を待つてデータ処理をす
る必要があるときには被依頼側におけるデータ処
理の終了を迅速に依頼元のデータ処理部に通知し
なければならない。 In other words, if the requesting data processing unit needs to wait for the requested side to complete data processing before processing, it must promptly notify the requesting data processing unit of the completed data processing on the requested side. It won't happen.
従来、このようなマルチデータ処理システムに
おいては依頼元のデータ処理部が被依頼側のデー
タ処理部に対して処理状況を一定の時間経過毎に
スキヤニングし、データ処理が終了していたかど
うかを検出する方式を採用していた。
Conventionally, in such multi-data processing systems, the data processing unit on the requesting side scans the processing status of the data processing unit on the requested side at regular intervals to detect whether data processing has been completed. The method was adopted.
このスキヤニング方式では前記経過時間の設定
に注意を用する。すなわち、経過時間を長くする
とスキヤニング直後にデータ処理が終了した場合
は次のスキヤニングまでのロスタイムが長くな
り、反対に短かくするとスキヤニングのために処
理が占有されるので処理能力が低下するという欠
点を有している。
In this scanning method, care is taken in setting the elapsed time. In other words, if the elapsed time is made longer, if data processing ends immediately after scanning, there will be a longer loss time until the next scanning, while if the elapsed time is made shorter, processing will be occupied by scanning, resulting in a decrease in processing capacity. have.
本発明はこのようにデータ処理部の処理能力を
低下させずに、かつ迅速にデータ処理部間の同期
を取ることができる同期制御方式を提供するのも
である。すなわち、本発明はデータ処理の依頼元
において処理依頼情報に続いて必要に応じて制御
情報を通信メモリに記憶するようになし、一方被
依頼側では処理依頼情報にもとづくデータ処理が
終了し、次に処理依頼情報として制御情報を通信
メモリから読み取つたときはその直前の処理依頼
情報にもとづくデータ処理の終了を依頼元のデー
タ処理部に対して割込信号として通知するもので
ある。
The present invention thus provides a synchronization control method that can quickly synchronize data processing units without reducing the processing capacity of the data processing units. That is, in the present invention, control information is stored in the communication memory as necessary following the processing request information at the data processing requesting side, while at the requested side, the data processing based on the processing request information is completed and the next When the control information is read from the communication memory as the processing request information, the data processing section that is the request source is notified of the completion of data processing based on the immediately preceding processing request information as an interrupt signal.
前記被依頼元のデータ処理部は処理依頼情報を
通信メモリより読み取つてその内容を解析するも
のであるから、その解析に際してそれが処理依頼
情報か制御情報かを判読する機能および、それを
依頼元のデータ処理部に対して割込信号として通
知する機能を持たせるだけで、依頼元のデータ処
理部に迅速にデータ処理の終了を通知することが
できるとともに、依頼元のデータ処理部は被依頼
のデータ処理部に対するスキヤニングを出す必要
がなくなるので、処理効率を向上することができ
る。
Since the data processing unit of the requestee reads the processing request information from the communication memory and analyzes its contents, the data processing unit of the requestee reads the processing request information from the communication memory and analyzes its contents. By simply providing a function to notify the data processing unit of the data processing unit as an interrupt signal, the requesting data processing unit can be quickly notified of the end of data processing, and the requesting data processing unit can Since there is no need to perform scanning for the data processing unit, processing efficiency can be improved.
以下、図面を参照して本発明の実施例を詳細に
説明する。第１図は処理分散方式を採用したデー
タ処理システムの概要を示すブロツク図である。
図中、Ｍ−，Ｍ−はデータ処理部としてのマ
イクロプロセツサであり、Ｍ−を主マイクロプ
ロセツサ、Ｍ−を副マイクロプロセツサと仮定
する。BMはバツフアメモリであり処理すべきデ
ータを一旦記憶する。CMは通信メモリであり、
一方では主マイクロプロセツサＭ−に接続さ
れ、他方では副マイクロプロセツサＭ−に接続
され処理依頼すべき内容を示す処理依頼情報を記
憶する。この通信メモリCMは例えば32個のアド
レスを有し、各アドレスは32バイトの記憶素子を
有する。
Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram showing an outline of a data processing system employing a processing distribution method.
In the figure, M- and M- are microprocessors as data processing units, and it is assumed that M- is the main microprocessor and M- is the sub-microprocessor. BM is a buffer memory that temporarily stores data to be processed. CM is communication memory,
One side is connected to the main microprocessor M-, and the other side is connected to the sub microprocessor M-, and stores processing request information indicating the contents to be requested for processing. This communication memory CM has, for example, 32 addresses, and each address has a 32-byte storage element.
主マイクロプロセツサＭ−は処理依頼情報書
込制御部１０を有する。この書込制御部１０はマ
イクロプロセツサＭ−において副マイクロプロ
セツサＭ−に対してデータ処理の依頼が発生し
た時点で作動し、この処理内容に応じたコードを
処理依頼情報Ａとして通信メモリCMに書き込む
如く制御する。副マイクロプセツサＭ−は読出
制御部２０およびコード判定部２１を有する。読
出制御部２０は通信メモリCMに記憶されている
処理依頼情報Ａを読み出す機能と、それをコード
判定部２１に転送する機能を有する。コード判定
部２１は転送された処理依頼情報Ａを判定し、そ
の処理依頼の内容を決定する。尚、処理依頼情報
Ａは２バイトよりなり、その処理依頼情報Ａには
必要に応じて30バイトのパラメータ情報を付加す
ることができる。 The main microprocessor M- has a processing request information writing control section 10. This write control unit 10 operates when the microprocessor M- issues a data processing request to the sub-microprocessor M-, and writes a code corresponding to the processing content to the communication memory CM as processing request information A. It is controlled so that it is written to. The sub microprocessor M- has a read control section 20 and a code determination section 21. The read control section 20 has a function of reading out the processing request information A stored in the communication memory CM, and a function of transferring it to the code determination section 21. The code determination unit 21 determines the transferred processing request information A and determines the content of the processing request. The processing request information A consists of 2 bytes, and 30 bytes of parameter information can be added to the processing request information A if necessary.
書込ポインタWP、読出ポインタRPは主マイ
クロプロセツサＭ−が通信メモリCMに処理依
頼情報Ａを書き込む際、あるいは副マイクロプロ
セツサＭ−がこの処理依頼情報Ａを読み出す際
にそれぞれ書込制御部１０、読出制御部２０によ
つて参照され、その時点における書込、読出の可
否が判定される。そなわち、書込制御部１０は書
込ポインタWPが示すアドレスをn1とし、読出ポ
インタRPが示すアドレスをn2としたとき、n1≧
n2でかつアドレスn1がクリアされているときその
アドレスn1に２バイトの処理依頼情報Ａと必要に
応じてパラメータ（例えばバツフアメモリ上のア
ドレス範囲を示す情報など）を付加して書き込み
記憶し、かつ書込ポインタWPのアドレスを１つ
進める。一方、読出制御部２０は読出ポインタ
RPと書込ポインタWPが示すアドレスを参照し、
n1≧n2の条件が成立したときにそのアドレスn2に
記憶されている処理依頼内容Ａを読み出す。尚、
読出制御部２０は読み出した処理依頼情報にもと
づくデータ処理が終了すると、その処理内容に対
応する通信メモリCM上の処理依頼情報Ａをクリ
アする。 The write pointer WP and the read pointer RP are respectively used by the write control section when the main microprocessor M- writes processing request information A to the communication memory CM, or when the sub microprocessor M- reads this processing request information A. 10, it is referred to by the read control unit 20, and it is determined whether writing or reading is possible at that point in time. That is, when the address indicated by the write pointer WP is n 1 and the address indicated by the read pointer RP is n 2 , the write control unit 10 determines that n 1 ≧
When n 2 and address n 1 is cleared, 2-byte processing request information A and parameters (for example, information indicating the address range on the buffer memory) are added to the address n 1 and are written and stored. , and advances the address of the write pointer WP by one. On the other hand, the read control unit 20 uses the read pointer
Refer to the address indicated by RP and write pointer WP,
When the condition n 1 ≧ n 2 is satisfied, the processing request content A stored at the address n 2 is read out. still,
When the data processing based on the read processing request information is completed, the read control unit 20 clears the processing request information A on the communication memory CM corresponding to the processing content.
さて、主マイクロプロセツサＭ−における制
御情報発生部１１は下記の条件の時に書込制御部
１０に対して制御情報Ｘを送出する。その条件と
は副マイクロプロセツサＭ−に処理依頼する内
容が、副マイクロプロセツサＭ−において処理
終了次第その旨の通知を主マイクロプロセツサＭ
−に通知して欲しい処理依頼情報の場合であ
る。換言すると、主マイクロプロセツサＭ−が
内部処理する際に副マイクロプロセツサＭ−へ
依頼したデータ処理の終了を待つて行なう必要が
ある場合は、制御情報発生部１１は制御情報Ｘを
書込制御部１０に対して送出する。したがつてこ
のようなときは、書込制御部１０は処理依頼情報
Ａを書き込んだ次のアドレスに制御情報Ｘを処理
依頼情報Ａと同様にして書き込み記憶する。 Now, the control information generating section 11 in the main microprocessor M- sends control information X to the write control section 10 under the following conditions. The condition is that the content requested to be processed by the sub-microprocessor M- is to be notified to the main microprocessor M as soon as the process is completed in the sub-microprocessor M-.
This is a case of processing request information that you want to be notified to. In other words, when the main microprocessor M- performs internal processing, if it is necessary to wait for the completion of the data processing requested to the sub microprocessor M-, the control information generation unit 11 writes the control information It is sent to the control unit 10. Therefore, in such a case, the write control unit 10 writes and stores the control information X in the same manner as the processing request information A at the next address to which the processing request information A was written.
一方、副マイクロプロセツサＭ−に設けられ
たコード判定部２１は前述の如く通信メモリCM
から読み出した処理依頼情報Ａの処理内容を判定
する機能を有するが、その前後には通信メモリ
CMから読み取つた情報が処理依頼情報Ａか制御
情報Ｘかの判定を行なう制御コード判定部２２を
有する。この判定部２２は情報Ａの場合は判定部
２１に送出し、制御情報Ｘが判別されたとき、判
定部２２は検知通知回路３０に検知信号を送出す
る。この検知信号は制御情報Ｘの直前に記憶され
た処理依頼情報Ａに対するデータ処理が副マイク
ロプロセツサＭ−において終了したことを示す
ものであり、検知通知回路３０は検地信号が入力
すると、依頼元のデータ処理装置である主マイク
ロプロセツサＭ−に割込信号Ｃとして通知す
る。 On the other hand, the code determination unit 21 provided in the sub-microprocessor M-
It has a function to determine the processing content of the processing request information A read from the
It has a control code determining section 22 that determines whether the information read from the CM is processing request information A or control information X. In the case of information A, this determining section 22 sends it to the determining section 21, and when control information X is determined, the determining section 22 sends a detection signal to the detection notification circuit 30. This detection signal indicates that the data processing for the processing request information A stored immediately before the control information X has been completed in the sub-microprocessor M-. The main microprocessor M-, which is a data processing device, is notified as an interrupt signal C.
次に簡単にデータ処理の動作を説明する。 Next, the data processing operation will be briefly explained.
主マイクロプロセツサＭ−にて処理依頼が発
生すると、処理依頼情報書込部１０はその依頼内
容に対応する処理依頼情報Ａ１を前記各ポインタ
WP，RPの内容によつて通信メモリCMに書き込
む。処理すべきデータはこの書き込みと同期して
バツフアメモリBMに記憶される。このとき、制
御情報発生部１１から制御情報Ｘが発生されたと
すると、書込部１０はこの制御情報Ｘを処理依頼
情報Ａのと同様にして各ポインタWP，RPの内
容を判断して通信メモリCM上の処理依頼情報Ａ
１の次のアドレスに書き込む。尚、制御情報Ｘが
通信メモリCMに記憶されてもそれに関連してバ
ツフアメモリBMにはデータが書き込まれること
はない。 When a processing request occurs in the main microprocessor M-, the processing request information writing section 10 writes the processing request information A1 corresponding to the contents of the request to each of the pointers.
Write to communication memory CM according to the contents of WP and RP. The data to be processed is stored in the buffer memory BM in synchronization with this writing. At this time, if control information X is generated from the control information generation unit 11, the writing unit 10 uses this control information Processing request information A on CM
Write to the address following 1. Note that even if the control information X is stored in the communication memory CM, no related data is written in the buffer memory BM.
一方、副マイクロプロセツサＭ−は先ず処理
依頼情報Ａ１を読み出すので、制御コード判定部
２１はその処理依頼情報Ａ１をコード判定部２１
に送出する。その結果、コード判定部２１はその
処理依頼情報Ａ１を解読し、その処理依頼の内容
を判定する。その結果、副マイクロプロセツサＭ
−はバツフアメモリBMから処理すべきデータ
を読み出し内容処理を行なう。 On the other hand, since the sub microprocessor M- first reads out the processing request information A1, the control code determination unit 21 reads out the processing request information A1 from the code determination unit 21.
Send to. As a result, the code determination unit 21 decodes the processing request information A1 and determines the content of the processing request. As a result, the secondary microprocessor M
- reads the data to be processed from the buffer memory BM and processes the contents.
副マイクロプロセツサＭ−において、処理依
頼情報Ａ１に対応する内部処理が終了すると、読
出制御部２０は通信メモリ上の処理依頼情報Ａ１
をクリアするとともに、ポインタRPの内容を１
歩進して次のアドレスに記憶されている情報を読
み出す。この情報は制御コード判定部２２におい
て制御情報Ｘ判定されるので検知通知回路３０に
検知信号Ｂを送出する。この結果、検知通知回路
３０は主マイクロプロセツサＭ−に割込信号Ｃ
を送出する。これによつて、主マイクロプロセツ
サＭ−は副マイクロプロセツサＭ−において
データ処理依頼した内容処理が終了したことを知
る。 When the internal processing corresponding to the processing request information A1 is completed in the sub microprocessor M-, the read control unit 20 reads the processing request information A1 on the communication memory.
At the same time, the contents of pointer RP are set to 1.
Steps forward and reads the information stored at the next address. Since this information is determined to be control information X in the control code determination section 22, a detection signal B is sent to the detection notification circuit 30. As a result, the detection notification circuit 30 sends an interrupt signal C to the main microprocessor M-.
Send out. As a result, the main microprocessor M- knows that the content processing requested for data processing by the sub microprocessor M- has been completed.
以上説明したように、本発明によれば被依頼側
において内部処理が終了した時点で依頼元にその
旨を通知するものであるから、依頼元は被依頼側
に対して処理終了の可否を問い合わせる必要がな
い。また、制御情報Ｘは処理依頼情報と同じよう
に取り扱われるものであるから、依頼元、被依頼
側のデータ処理部に若干の機能を付加するだけ
で、処理効率を低下させることなくデータ処理の
終了を迅速に知ることができる。
As explained above, according to the present invention, when the internal processing is completed on the requested side, the requesting party is notified to that effect, so the requesting party inquires of the requested side whether or not the processing can be completed. There's no need. In addition, since control information The end can be known quickly.
図面は本発明に係り、データ処理システムの構
成を示す概要ブロツク図である。
図中、Ｍ−は主マイクロプロセツサ、Ｍ−
は副マイクロプロセツサ、CMは通信メモリ、２
２は制御コード判定部、３０は検知通知回路、
Ａ，Ａ１は処理依頼情報、Ｘは制御情報、Ｂは検
知信号、Ｃは割込信号である。
The drawing is a schematic block diagram showing the configuration of a data processing system according to the present invention. In the figure, M- is the main microprocessor;
is the sub-microprocessor, CM is the communication memory, 2
2 is a control code determination unit; 30 is a detection notification circuit;
A and A1 are processing request information, X is control information, B is a detection signal, and C is an interrupt signal.
Claims (1)
けられた通信用メモリとを含み、一方のデータ処
理部が他方のデータ処理部に対してデータ処理を
依頼するときに依頼元のデータ処理部は処理依頼
情報を通信用メモリに記憶するとともに、被依頼
側のデータ処理部はその処理依頼情報を読み取つ
てデータ処理を行なうシステにおいて、依頼元の
データ処理部は必要に応じて処理依頼情報に続い
て制御情報を通信用メモリに記憶するとともに、
被依頼側のデータ処理部は通信用メモリから前記
制御情報を読み取つたときは直前の処理依頼情報
に対する処理終了を依頼元のデータ処理部に割込
信号として通知することを特徴とする同期制御方
式。1. Includes two data processing units and a communication memory provided between each data processing unit, and when one data processing unit requests data processing to the other data processing unit, the data processing of the request source is performed. In this system, the data processing unit on the requesting side stores the processing request information in the communication memory, and the data processing unit on the requested side reads the processing request information and performs data processing, and the data processing unit on the requesting side stores the processing request information as necessary. Subsequently, control information is stored in the communication memory, and
A synchronous control method characterized in that, when the data processing unit on the requested side reads the control information from the communication memory, it notifies the requesting data processing unit of the completion of processing for the immediately preceding processing request information as an interrupt signal. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106142A JPS60250459A (en) | 1984-05-25 | 1984-05-25 | Synchronizing control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106142A JPS60250459A (en) | 1984-05-25 | 1984-05-25 | Synchronizing control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60250459A JPS60250459A (en) | 1985-12-11 |
| JPS6356572B2 true JPS6356572B2 (en) | 1988-11-08 |
Family
ID=14426110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59106142A Granted JPS60250459A (en) | 1984-05-25 | 1984-05-25 | Synchronizing control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250459A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984235A (en) * | 1987-04-27 | 1991-01-08 | Thinking Machines Corporation | Method and apparatus for routing message packets and recording the roofing sequence |
-
1984
- 1984-05-25 JP JP59106142A patent/JPS60250459A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60250459A (en) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06259384A (en) | Multiprocessor | |
| JPH0997184A (en) | Information-processing system inclusive of efficient interrupt handling | |
| JPS6356572B2 (en) | ||
| JP2626568B2 (en) | Data transfer control device | |
| JP2594611B2 (en) | DMA transfer control device | |
| JPH05205014A (en) | Image data processing method | |
| JPH01106158A (en) | Control system for inter-processor data communication | |
| JPS592135A (en) | Block transferring system of data | |
| JPS5890245A (en) | Data processor | |
| JPS63280355A (en) | Information processor | |
| JPH06348656A (en) | Inter-processor data transfer method | |
| JPH01258153A (en) | Block data transfer system for cache memory | |
| JPH06274527A (en) | Vector processor | |
| JPS6069766A (en) | Interprocessor communication system | |
| JPH0387941A (en) | Decentralized data base processing system | |
| JPH0713918A (en) | Data transfer method and data-processing system | |
| JPH01223545A (en) | Buffer memory | |
| JP2000047935A (en) | High speed memory access processor | |
| JPH0346052A (en) | Inter-processor communication method | |
| JPS6336453A (en) | Memory access processing system | |
| JPS63257861A (en) | Terminal input/output control system | |
| JPH01314358A (en) | Data processor with cache memory | |
| JPS61107593A (en) | Magnetic bubble memory device | |
| JPH0236415A (en) | Printer output processing system | |
| JPH01189748A (en) | Input/output control processor |