JPS635447A - デイスクキヤツシユ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、利用者により参照形態の異なるデータファ
イルを有しているハードディスク等の補助記憶装置をデ
ィスクキャッシュメモリを介してＣＰＵヘデータ転送す
るディスク制御チャネルのディスクキャッシュ制御方式
に関する。

〔従来の技術〕

この種のディスクキャッシュ制御方式として、従来ＣＰ
Ｕから要求されたデータが含まれる一定数のセクタ（ハ
ード的にアクセスできる補助記憶装置内の最小データ単
位）を補助記憶装置からディスクキャッシュメモリ上に
読込み、キャッシュメモリ上と主記憶間で、データ転送
するものが知られている。

これは、ディスクキャッシュメモリを設けることにより
、キャッシュメモリ上に要求されたデータが存在すれば
実際には補助記憶装置へのアクセスは行なわずにキャッ
シュメモリと主記憶間でデ−タ転送を行なうことにより
補助記憶装置のアクセス時間を短縮させようとするもの
である。

このディスクキャッシュ制御方式によれば、ＣＰＵがあ
る時間内に同じデータを繰り返して参照する場合は、要
求するデータがキャッシュメモリ上に存在する確率（ヒ
ツト率）が高くなり、機械的動作のともなう補助記憶装
置をアクセスしなくてすむため、システム性能を大幅に
向上させることができる。

ところが、このような方式には次のような欠点がある。

ディスクキャッシュメモリと補助記憶装置間で一度に転
送するセクタ数が固定であるため、シーケンシャルファ
イルのように順次連続的なデータを読み書きするような
要求に対しては、要求データ長が一度にキャッシュメモ
リに読込むセクタ数に近い場合、キャッシュメモリ上に
読込んだデータは、次のデータアクセス要求に対し、ヒ
ントすることなく捨てられ、補助記憶装置へのアクセス
回数は増え、効率が悪くなる。また、ヒツト率を上げる
ために一度に転送するデータ長を大きく取ると、シーケ
ンシャルファイルのアクセス要求に対してはヒツト率の
向上が望めるが、キャッシュメモリ上に存在するセクタ
ブロック数が減少するのでランダムなデータ転送要求に
対してはヒント率が低下してしまう。しかし、−般には
、利用者のシステムにより、補助記憶装置のデータアク
セスは、ランダムまたは、シーケンシャルなファイルど
ちらかに片寄ったり、またどちらかの速度が重要視され
る場合が多いため、ディスク制御チャネル側でディスク
キャッシュメモリと補助記憶装置間の転送セクタ数を固
定で持つと、利用者システムによっては、システム性能
低下の原因となる場合がある。

〔発明が解決しようとする問題点〕

この発明は、上記従来のディスクキャッシュ制御方式に
おいて生じるところの利用者の補助記憶装置内のデータ
ファイルアクセス形態の違いによる補助記憶装置のアク
セス応答性低下を防止できるディスクキャッシュ制御方
式を提供しようとするものである。

〔問題点を解決するための手段〕

本発明は補助記憶装置内のデータをディスクキャッシュ
メモリを介して転送するディスク制御チャネルのディス
クキャッシュメモリの制御方式において、ディスクキャ
ッシュメモリと補助記憶装置間で転送するハード的にア
クセスできる補助記憶装置内の最小データ単位数を指定
する手段と、ＣＰＵからのデータ転送要求に応じディス
クキャッシュメモリ上に該データが存在するかどうかを
判定する手段と、該データがディスクキャッシュメモリ
上に存在しない場合に、上記で指定された最少データ単
位数に従ってディスクキャッシュメモリと補助記憶装置
間の転送を行なう手段とを有することを特徴とするディ
スクキャッシュ制御方式を提供するものである。

〔作用〕

上記した本発明の構成によれば、利用者は、外部スイッ
チ等を含むディスクキャッシュメモリと補助記憶装置間
で転送するハード的にアクセスできる補助記憶装置内の
最小データ単位数を指定する手段の指定により、ディス
クキャッシュメモリと補助記憶装置間での一度に転送す
るセクタ数を変更することができる。そして、それによ
り最適な補助記憶応答を得ることが可能となり、利用者
の構築する計算機システムのシステム性能を向上させる
ことができる。

〔実施例〕

以下に、本発明を実施例を図面を用いて詳細に説明する
。

まず、第１図は本発明の全体構成を示している。

ＣＰＵ１００からディスクアクセス要求がディスク制御
チャネル１０３へ発信されると、ディスク制御チャネル
は、その要求に従い主記憶１０１と補助記憶装置１０４
間のデータ転送を行なう。

第２図を参照して本発明の第１の実施例を説明する。

第２図において、ディスクアクセス要求を受信したディ
スク制御チャネル１０３のチャネルプログラムは、アク
セスの対象となるデータがディスクキャッシュメモリ　
２０３上に存在するかどうか判定するためにタグレジス
タ　２０２を調べる。ここで、図示のようにタグレジス
タ　２０２はブロック有効情報２１０と補助記憶装置２
０４上のセクタ位置を示すファイルアドレス２１１から
構成され、ディスクキャッシュメモリ　２０３上のセク
タ単位に区切られたデータブロックの数と同じ数だけあ
る。タグレジスタ２０２のブロック有効情報２１０が“
１”　（有効）であれば対応するディスクキャッシュメ
モリ　２０３上のデータブロックは有効であり、そのブ
ロックと対応する補助記憶装置１０４上のセクタのファ
イルアドレスがファイルアドレス　２１１に記入されて
いる。このタグレジスタ　２０２を調べてアクセス対象
となるファイルアドレスが存在すれば、対応するディス
クキャッシュメモリ　２０３上のデータブロックのデー
タをアクセスし、補助記憶装置へのアクセスは行なわな
い。

ファイルアドレスが存在しないときは、ブロック有効情
報２１０が“０”　（無効）である空きのタグレジスタ
　２０２を捜し出す。あるいは空きのタグレジスタ　２
０２がないときは、あるタグレジスタ　２０２に対応す
るキャッシュメモリ　２０３のデータブロックを補助記
憶装置１０４に書込むいわゆるスワップアウトを行ない
、空きのタグレジスタを作り出して、アクセス対象とな
るデータを含むセクタを補助記憶装置１０４からキャッ
シュメモリ　２０３のデータブロックに読込み、タグレ
ジスタ　２０２にファイルアドレスを記入し、ブロック
有効情報を“１”にした後、主記憶１０１とキャッシュ
メモリ　２０３のデータブロック間でデータ転送を行な
う。ここで探し出す空きのタグレジスタの数は一度に補
助記憶装置　１０４からディスクキャッシュメモリ上に
読込むセクタ数と同じであり、この数は外部スイッチ２
００−１〜２００−ｎにより設定されるブロックサイズ
レジスタ　２０１をチャネルプログラムが参照し決定す
る。この外部スイッチ２００−１〜２００−ｎの設定を
変更することにより利用者は、ディスクキャッシュメモ
リ　２０３と補助記憶装置間で一度に転送するセクタ数
すなわちブロックサイズを選択することができる。

次に、第４図（ａ）、　（ｂ）、　（Ｃ１を参照して具
体例を説明する。

（ａ）は補助記憶装置１０４を模式的に示す図であり、
１０５と指示するのがセクタである。ａ　Ｏ＋ａｌ　＋
ａ２、−１ｌ）Ｏ、ｂｌ　ｌ　ｂ　２＋−およびＸｇ、
ＸＩ、Ｘ２、−・はそれぞれセクタに分れた連続したデ
ータである。また、（ｂ）、　（Ｃ）はブロックサイズ
レジスタ２０１の値の違いによるタグレジスタ２０２と
ディスクキャッシュメモリ２０３を示している。

第４図において、タグレジスタ２０２の数とキャッシュ
メモリ　２０３のデータブロック数は（ｂｌ、　（Ｃ）
ともに３である。ブロックサイズレジスタ　２０１の値
は（ｂ）の場合１．（Ｃ）の場合３である。（ｂｌ、　
（Ｃ）はＣＰＵからの要求が３回ありそれぞれのデータ
を含むセクタがａＯ＋　　ｂＯ＋　　”Ｏであった場合
の結果である。すなわち、ＣＰＵからの要求がａｏ、ｂ
。

、ＸＯの順にあり、最後のＸ（１がヒツトせず、前記の
ような手順で補助記憶装置１０４からディスクキャッシ
ュメモリ２０３へのデータの読込みと当該データの参照
がなされた後の状態を考える。その時、（ｂｌにおいて
は、ブロックサイズレジスタの値が１で、補助記憶装置
１０４とディスクキャッシュメモリ２０３との間で一度
に転送できるセクタ数が１であるから、最後に補助記憶
装置１０４からディスクキャッシュメモリ２０３へ読込
まれたデータはｘＯのセクタのみであり、したがって、
ＸＯの参照が終った時点におけるディスクキャッシュメ
モ１Ｊ２０３の状態は（ｂｌに示すようにａＱ　　＋１
）Ｏが残っており、ａＱ　　＋ｂＯ１ｘＯがディスクキ
ャッシュメモリ２０３上に存在している。

これに対して、同じ場合（Ｃ）ではブロックサイズレジ
スタの値が３で、補助記憶装置１０４とディスクキャッ
シュメモリ２０３との間で一度に転送できるセクタ数が
３であるから、ＸＯの参照が終った時点で補助記憶装置
１０４からＸｏを含む３つのセクタ（ｘｏ、Ｘｌ、ｘ２
）がディスクキャッシュメモリ２０３に読込まれている
。

そして、ＣＰＵからの次の要求データに含まれるセクタ
が３６の場合、（ｂｌの場合はヒ、、トするが、（Ｃ）
の場合はヒツトしない。要求データの含まれるセクタが
ｘｌの場合は逆になる。つまり、ランダムなデータをア
クセスすることが多い場合は（ｂｌのようにブロックサ
イズレジスタの値を小さくし、シーケンシャルなデータ
をアクセスすることが多い場合は（Ｃ）のようにブロッ
クサイズレジスタ　２０１の値を大きくするように外部
スイッチを設定するより、補助記憶装置１０４へのアク
セス回数が減り、結果と゛して補助記憶アクセス応答を
向上させることができる。

第３図は第２の実施例を示したものである。第２図と相
違する点はブロックサイズレジスタ２０１の値を外部ス
イッチからではなく　ＣＰＵが任意に書き換えられるレ
ジスタをブロックサイズレジスタ　２０１としている点
である。これによりＣＰＵ　　１００はディスクキャッ
シュメモリ　２０３と補助記憶装置１０４間で一度に転
送するセクタ数をダイナミックに変更できるという利点
がある。

〔発明の効果〕

以上のように、この発明によれば、ディスクキャッシュ
メモリブロックと補助記憶装置間の一度の要求でアクセ
スするセクタ数の指定を外部スイッチ等により選択でき
るようにしたので、利用者の補助記憶装置内のデータフ
ァイルアクセス形態の違いに対応して、最適な応答性の
ある補助記憶装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の全体構成図、 第２図は本発明の第一の実施例の構成図でハードディス
ク制御チャネルには外部スイッチの値が読み取れるレジ
スタを内蔵している構成図、第３図は本発明の第二の実
施例の構成図でハードディスク制御チャネルにはＣＰＵ
から指令または書込み可能なレジスタを内部に持つ構成
図、第４図（ａ）、　（ｂ）、　（Ｃ）は本発明の詳細
な説明図であり、それぞれ（ａ）は補助記憶装置、（ｂ
ｌ、　（Ｃ）はブロックサイズレジスタの値の違いによ
るタグレジスタとディスクキャッシュモリを示す図であ
る。 １００・−ｃｐｕ １０１−ｍ−主記憶 １０２・−システムバス １０３−−−ディスク制御チャネル １０４−−一補助記憶装置 ２００−１〜２００−ｎ−外部スイッチ２０Ｌ・−・ブ
ロックサイズレジスタ ２０２−ｍ−タグレジスタ ２０３−−−ディスクキャッシュメモリ２０４・−ハー
ドディスクコントローラ２１０・−ブロック有効情報 ２１１−−−ファイルアトス １０５−−−セクタ 特許出願人　富士電機株式会社（外１名）代理人　弁理
士　玉蟲久五部（外２名）本発明の全体構成図 第　　１　　図 ディスク制御チャネル ２００−１〜２００−ｎ：外部スイッチ２０１ニブロツ
クサイズレジスタ ２０２：タグレジスタ ２１０ニブロツク有効情報 ２１１：ファイルアドレス 本発明の実施例の構成図 第　　２　　図 ディスク制御チャネル 本発明に係る他の実施例の構成図 第　　３　　図

Claims (1)

1. 【特許請求の範囲】 補助記憶装置内のデータをディスクキャッシュメモリを
   介して転送するディスク制御チャネルのディスクキャッ
   シュメモリの制御方式において、ディスクキャッシュメ
   モリと補助記憶装置間で転送するハード的にアクセスで
   きる補助記憶装置内の最小データ単位数を指定する手段
   と、 ＣＰＵからのデータ転送要求に応じディスクキャッシュ
   メモリ上に該データが存在するかどうかを判定する手段
   と、 該データがディスクキャッシュメモリ上に存在しない場
   合に、上記で指定された最少データ単位数に従ってディ
   スクキャッシュメモリと補助記憶装置間の転送を行なう
   手段とを有することを特徴とするディスクキャッシュ制
   御方式。