JPS635441A - 停止条件検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は停止条件検出方式に関し、特に演算処理装置の
内部状態が予め規定された停止条件を満足したときに停
止信号を発生させる停止条件検出方式に関する。

従来技術 従来、この種の停止条件検出方式では、予め規定された
停止条件を保持する第１のレジスタと、演算処理装置よ
り供給される第１のレジスタに対応した演算処理装置の
内部状態の情報を保持する第２のレジスタと、第１のレ
ジスタの内容と第２のレジスタの内容とを比較する比較
器とにより構成され、比較器により第１のレジスタの内
容と第２のレジスタの内容とが比較判断され、その結果
、−致を検出した時点で停止信号を発生させるように制
御していた。

このような従来の停止条件検出方式では、第１のレジス
タの内容と第２のレジスタの内容とを比較器を用いて比
較判断するという構造になっていたので、予め規定する
ことが可能な条件は第１のレジスタの容量により規制さ
れていた。詳細な停止条件で検出するためにはレジスタ
容１を大きなものとする必要があり、レジスタ容量を小
さくすれば停止条件はおおまがな規定となってしまい、
必ずしも好ましい所で停止条件を検出できるカドうか定
かでなくなってしまっていた。すなわち、詳細な停止条
件で検出させたり、おおまかな停止条件で検出させたり
といったように、停止条件の詳細度を変化させることが
難しいという欠点があった。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、レジスタの容量に拘束されることなく詳
細な停止条件を予め規定できる停止条件検出方式の提供
を目的とする。

発明の構成 本発明による停止条件検出方式は、演算処理装置からの
内部状態情報と予め定められた停止条件との一致の検出
により停止信号を出力する停止条件検出方式であって、
前記停止条件を構成する構成情報を分割し、かつ前記構
成情報の分割に対応して前記内部状態情報を分割し、前
記分割された構成情報と前記分割された内部状態情報と
を夫々対応させて比較し、両比較結果が共に一致したと
きに前記停止信号を出力するようにしたことを特徴とす
る。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、レジスタ１．２．１１
．１２と、比較器３と、フラグ４と、アンド回路５と、
制御メモリ６と、制御メモリアドレスレジスタ７と、制
御メモリレジスタ８と、選択器９．１０．１４と、論理
比較回路１３とにより構成されている。

レジスタ１は３２ビツトから成り、予め規定された停止
条件のうち３２ビツトまでの条件について保持するレジ
スタであり、レジスタ２は３２ビツトから成り、レジス
タ１の保持している停止条件に対応した演算処理装置（
図示せず）の内部状態の情報を保持するレジスタである
。比較器３はレジスタ１の保持する停止条件とレジスタ
２の保持する演算処理装置の内部状態の情報とを比較し
、これらが−致したときに停止条件−致信号を出力する
ものである。

制御メモリ６はレジスタ１の保持する停止条件以外の停
止条件に対応した演算処理装置の内部状態を読出し、レ
ジスタ１の保持する停止条件以外の停止条件と読出した
演算処理装置の内部状態の情報との比較判断と、フラグ
４のセットリセットの制御とを行う一連のマイクロプロ
グラムを格納している。制御メモリアドレスレジスタ７
は、制御メモリ６の起動アドレスを保持するレジスタで
ある。制御メモリレジスタ８は、制御メモリアドレスレ
ジスタ７により起動された制御メモリ６の内容を保持す
るレジスタであり、制御メモリ６に格納されているマイ
クロプログラムの各ステップはこの制御メモリレジスタ
８に確定した時点で有効となり、この各ステップは各種
の制御を行う。

選択器９は制御メモリレジスタ８に確定したマイクロプ
ログラムのステップで制御され、レジスタ１の保持する
停止条件以外の停止条件を選択する選択器である。選択
器１ｏは制御メモリレジスタ８に確定したマイクロプロ
グラムのステップで制御され、レジスタ１の保持する停
止条件以外の停止条件に対応した演算処理装置の内部状
態の情報を選択する選択器である。レジスタ１１．１２
は夫々選択器９．１０の出力を保持するレジスタである
。論理比較回路１３はレジスタ１１の出力とレジスタ１
２の出力との論理演算および比較を行う回路である。選
択器１４は制御メモリレジスタ８により制御され、初期
状態と制御メモリレジスタ８の出力と論理比較回路１３
の出力と比較器３の出力とにより次に起動される制御メ
モリ６の起動アドレスを選択する選択器である。

フラグ４は論理比較回路１３が停止条件の一致を検出す
ることにより起動された制御メモリレジスタ８に保持さ
れたマイクロプログラムのステップにより点灯指示を受
けて停止条件−致信号を出力し、論理比較回路１３が停
止条件の不一致を検出することにより起動された制御メ
モリレジスタ８に保持されたマイクロプログラムのステ
ップにより消灯指示を受ける。このとき、停止条件−致
信号は出力されない。アンド回路５は比較器３からの停
止条件−致信号とフラグ４からの停止条件−致信号との
論理積演算を行い、その結果、論理値が「１」ならば停
止信号を出力し、論理値が「０」ならば停止信号は出力
されない。

第２図は本発明の一実施例における停止条件のプログラ
ム状態語の内容と、演算処理装置における各内部状態の
プログラム状態語の内容とを具体的に示した図である。

この図を用いて、演算処理装置内のプログラム状態語に
関する本発明の一実施例の動作について説明する。

プログラム状！！！語は６４ピツト構成であり、ビット
Ｏ〜１は命令の結果の状態を示すコンデイションコード
を、ビット２はデータの形成を指定するデータモードを
、ビット３〜７はシステムマスクを、ビット８〜１２は
ブＯグラムマスクを、ビット１３〜１５は実行保護キー
を、ビット１６〜２０はシステムの状態を示すプログラ
ム状態モードを、ビット２１〜３１は未使用ピットを、
ビット３２〜６３は命令アドレスを夫々表わしている。

本実施例では、レジスタ１に格納される停止条件と、レ
ジスタ２に格納され、この停止条件に対応する演算処理
装置の内部状態の情報とを、プログラム状ｆｉ　３のう
ち変化の度合いが大きいビット３２〜６３の命令アドレ
スであられし、レジスタ１１．１２に格納される情報を
プログラム状態語のうち変化の度合いが小さいビットθ
〜３１であられしている。

現在、演算処理装置内のブＯグラム状態コが１６　ｍ　
（７）　ｒ　ｌＦＦ８０ＱＯＯＯＯＯ０００００１（ｒ
　Ｊ　ハ１６進数を表わす）であり、停止条件として１
６道のｆ　９ＦＦＦ１０００００１５７３ＱＣｊが規定
されているものとする。第２図において、状態１から状
Ｂ２．状態３．状態４、状１ｆｆｔ５．状！ｌ！６と状
態が遷移されていくものとする。また、本実施例がパイ
プラインｔ、Ｉ１ｍを有する装置上で実現されたものと
し、制御メモリアレスレジスタフは最上位のバイブライ
ン上に存在し、制御メモリレジスタ８は第２番目のバイ
ブライン上に存在し、レジスタ１１．１２は第３番目の
バイブライン上に存在し、フラグ４とレジスタ１．２は
第５番目のバイブライン上に存在しているものとする。

第３図（Ａ）〜（Ｄ）はｔｉＩＩＩｌｌメモリ６に格納
された一連のマイクロプログラムによって制御される停
止条件の検出動作を示すフローチャートである。すなわ
ち、レジスタ１が保持している停止条件以外の停止条件
に対応した演算処理装置の内部状態の情報と、レジスタ
１が保持している停止条件以外の停止条件との比較判断
を行う一連のマイクロプログラムの動作を示すフローチ
ャートである。図において、４１〜６６はマイクロプロ
グラムの各ステップを表わしている。

第４図は本発明の一実施例におけるタイミングごとの動
作を説明するための図である。図においては、各タイミ
ングにおけるマイクロ１０グラムの実行ステップに対応
して保持されているレジスタ１，２，１１．１２の値と
、フラグ４の状態と、停止信号の状態とが表わされてい
る。

次に、第１図〜第４図を用いて本発明の一実施例の動作
について説明する。

タイミング１のとき、選択器１３は初期動作として信号
線３８を選択し、制御メモリアドレスレジスタ７に、制
御メモリ６に格納されている一連のマイクロプログラム
のステップ４１を起動するための起動アドレスを供給す
る。これにより制御メモリアドレスレジスタ７にはステ
ップ４１の起動アドレスが保持される。

タイミング２のとき、タイミング１で制御メモリアドレ
スレジスタ７に保持されたステップ４１の起動アドレス
により、制御メモリ６からステップ４１の動作内容を示
す情報が制御メモリレジスタ８に読出されて保持され、
マイクロプログラムのステップ４１が実行される。これ
により、選択器９，１０が夫々信号線２８と信号線２９
とを選択し、フラグ４に消灯が指示される。選択器１４
は信号＄１３７の指示により信号線２４と信号線３５と
信号線３６とを入力とする方を選択し、制御メモリアド
レスレジスタ７にステップ４２の起動アドレスが保持さ
れる。

タイミング３のとき、タイミング２で制御メモリアドレ
スレジスタ７に保持されたステップ４２の起動アドレス
により、制御メモリ６からステップ４２の動作内容を示
す情報がｔＩＩ１ｍメモリレジスタ８に読出されて保持
され、マイクロプログラムのステップ４２が実行される
。また、このとき、レジスタ１１．１２にはレジスタ１
の保持する停止条件である１６進の［００１５７３０Ｃ
ｊ以外の停止条件である１６道のｆ　９ＦＦＦ１０００
Ｊと、レジスタ１の保持する停止条件に対応した演算処
理装置の内部状態の情報であり、第２図の状態１に対応
する１６進のｊ　ｌＦＦ８００００Ｊとが夫々信号線２
８と信号線２９とにより供給されて保持されており、論
理比較回路１３に夫々信号Ｉ！３０と信号線３１とによ
り送出する。

マイクロプログラムのステップ４２が実行されることに
より、選択器９，１０が夫々信号線２８と信号線２９と
を選択し、フラグ４に消灯が指示され、論理比較回路１
３には信号１３４を介して比較動作が指示される。論理
比較回路１３は信号線３０と信号線３１とを入力とし、
比較結果として不一致を示す２進の「０」を信号線３５
に出力する。選択器１４は信号線３７の指示により信号
線２４と信号線３５と信＠線３６とを入力とする方を選
択し、制御メモリアドレスレジスタ７にステップ４３の
起動アドレスが保持される。

タイミング４のとき、タイミング３で制御メモリアドレ
スレジスタ７に保持されたステップ４３の起動アドレス
により、制御メモリ６からステップ４３の動作内容を示
す情報が制御メモリレジスタ８に読出されて保持され、
マイクロプログラムのステップ４３が実行される。また
、このとき、レジスタ１１．１２にはレジスタ１の保持
する停止条件以外の停止条件である１６進の「９ＦＦＦ
１０００ｊとレジスタ１の保持する停止条件以外の停止
条件に対応した演算処理装置の内部状態の情報であり、
第２図の状態２に対応する１６進のｊ　ｌＦＦ８０００
０Ｊとが夫々信号線２Ｂと信号線２９とにより供給され
て保持されている。

マイクロプログラムのステップ４３が実行されることに
より、選択器９．１０が夫々信号線２８と信号１１２９
とを選択し、フラグ４に消灯が指示され、論理比較回路
１３には信号線３４を介して比較動作が指示される。論
理比較回路１３は信号線３０と信号線３１とを入力とし
、比較結果として不一致を示す２進の「０」を信号線３
５に出力する。選択器１４は信号線３７の指示により信
号［１２４と信号＄１３５と信号１１３６とを入力とす
る方を選択し、制御メモリアドレスレジスタ７にステッ
プ４３の起動アドレスが保持される。

タイミング５のとき、タイミング４で制御メモリアドレ
スレジスタ７に保持されたステップ４３の起動アドレス
により、制御メモリ６からステップ４３の動作内容を示
す情報が制御メモリレジスタ８に読出されて保持され、
マイクロプログラムのステップ４３が実行される。また
、このとき、レジスタ１１．１２にはレジスタ１の保持
する停止条件以外の停止条件である１６道のｒ　９ＦＦ
Ｆ１０００Ｊとレジスタ１の保持する停止条件以外の停
止条件に対応した演算処理装置の内部状態の情報であり
、第２図の状態３に対応ｔ　ル１６　道（７）　ｆ　９
ＦＦＦ１０００Ｊとが夫々信号線２８と信号線２９とに
より供給されて保持されている。

マイクロプログラムのステップ４３が実行されることに
より、選択器９．１０が夫々信号線２８と信号線２９と
を選択し、フラグ４に消灯が指示され、論理比較回路１
３には信号Ｉ！３４を介して比較動作が指示される。論
理比較回路１３は信号１ｉ１３０と信号線３１とを入力
とし、比較結果として一致を示す２道の「１」を信号線
３５に出力する。選択器１４は信号線３７の指示により
信号線２４と信号線３５と信号１３６とを入力とする方
を選択し、制御メモリアドレスレジスタ７にステップ４
３の起動アドレスが保持される。

加えてこのタイミング５では、レジスタ１１゜１２より
２段下のパイプライン上に存在するレジスタ１．２に夫
々信号線２０と信号［１２１とにより規定された停止条
件である１６進の［ＯＯ１５７３０ＣＪと、レジスタ１
の保持している停止条件に対応した演算処理装置の内部
状態の情報であり、第２図の状態１に対応する１６進の
ｊ　０ＯＯＯＯＯＯＯＪとが供給されて保持されており
、比較器３に信号線２２と信号線２３とを介してこれら
の情報を送出する。

信号線２２と信号線２３とを入力として比較器３が比較
動作を行うと、比較結果として不一致を示す２進の「０
」が信号Ｉ！２４に出力される。

このとき、フラグ４はタイミング４で実行されたマイク
ロプログラムのステップ４３により信号１ｍ２５を介し
て消灯指示を受けているので、信号１２６には２進の「
０」が出力されており、信号線２４と信号線２６とを入
力とするアンド回路５が論理積演算を行うと信号＄１２
７に２進の「０」が出力される。したがって、このタイ
ミングでは停止信号は出力されない。

タイミング６のとき、タイミング５で制御メモリアドレ
スレジスタ７に保持されたステップ４４の起動アドレス
により、制御メモリ６からステップ４４の動作内容を示
す情報が制御メモリレジスタ８に読出されて保持され、
マイクロプログラムのステップ４４が実行される。また
、このとき、レジスタ１１．１２にはレジスタ１の保持
する停止条件以外の停止条件である１６進のｒ９ＦＦＦ
１０００Ｊとレジスタ１の保持する停止条件以外の停止
条件に対応した演算処理装置の内部状態の情報であり、
第２図の状態４に対応Ｔ　ル１６３１（７）　ｆ　９Ｆ
ＦＦ１０００Ｊとが夫々信号線２８と信号線２９とによ
り供給されて保持されている。

マイクロプログラムのステップ４４が実行されることに
より、選択器９．１０が夫々信号線２８と信号線２９と
を選択し、フラグ４に点灯が指示され、論理比較回路１
３には信号線３４を介して比較動作が指示される。。論
理比較回路１３は信号１１３０と信号線３１とを入力と
し、比較結果として一致を示す２進の「１」を信号線３
５に出力する。選択器１４は信号線３７の指示により信
号線２４と信号線３５と信号線３６とを入力とする方を
選択し、制御メモリアドレスレジスタ７にステップ４６
の起動アドレスが保持される。

加えてこのタイミング６では、レジスタ１１゜１２より
２段下のパイプライン上に存在するレジスタ１．２に夫
々信号！１１２０と信号１ｉｔ２１とにより規定された
停止条件である１６道のｆ　００１５７３０ＣＪとレジ
スタ１の保持している停止条件に対応した演算処理装置
の内部状態の情報であり、第２図の状態２に対応する１
６進の（００１５７３０ＣＪとが供給されて保持されて
おり、比較器３には信号線２２と信号線２３とによりこ
れらの情報が供給されている。信号線２２と信号線２３
とを入力として比較器３が比較動作を行うと、比較結果
として一致を示す２進の「１」が信号線２４に出力され
る。

このとき、フラグ４はタイミング５で実行されたマイク
ロプログラムのステップ４３より信号線２５を介して消
灯指示を受けているため、信号線２６には２進のｒＯＪ
が出力されており、信号線２４と信号線２６とを入力と
するアンド回路５が論理積演算を行うと信号線２７に２
進の「０」が出力される。したがって、このタイミング
６では停止信号は出力されない。

タイミング７のとき、タイミング６でｖＩ御メモリアド
レスレジスタ７に保持されたステップ４６の起動アドレ
スにより、制御メモリ６からステップ４６の動作内容を
示す情報が制御メモリレジスタ８に読出されて保持され
、マイクロプログラムのステップ４６が実行される。ま
た、このとき、レジスタ１１．１２にはレジスタ１の保
持する停止条件以外の停止条件である１６進のｊ　９Ｆ
ＦＦ１０００ｊとレジスタ１の保持する停止条件以外の
停止条件に対応した演算処理装置の内部状態の情報であ
り、第２図の状態５に対応Ｔ　ル１６　選（７）　ｆ　
ＩＦＦＦｌｏｏＯＪとが夫々信号線２８と信号線２９と
により供給されて保持されている。

マイクロプログラムのステップ４６が実行されることに
より、選択！９．１０が夫々信号線２８と信号線２９と
を選択し、フラグ４に点灯が指示され、論理比較回路１
３には信号＄１３４を介して比較動作が指示される。論
理比較回路１３は信号１ｉ１３０と信号ｌ！３１とを入
力とし、比較結果として不一致を示す２進のｒＯＪを信
号線３５に出力する。選択器１４は信号線３７の指示に
より信号線２４と信号線３５と信号線３６とを入力とす
る方を選択し、制御メモリアドレスレジスタ７にステッ
プ４９の起動アドレスが保持される。

加えてこのタイミング７では、レジスタ１１゜１２より
２段下のパイプライン上に存在するレジスタ１，２に夫
々信号線２０と信号線２１とにより規定された停止条件
である１６進のｆ　００１５７３０ＣＪとレジスタ１の
保持している停止条件に対応した演算処理装置の内部状
態の情報であり、第２図の状態３に対応する１６進のｆ
　００３３ＥＡ５４Ｊが供給されて保持されており、比
較器３には信号１ｉ１２２と信号線２３とによりこれら
の情報が供給されている。信号線２２と信号線２３とを
入力として比較器３が比較動作を行うと、比較結果とし
て不一致を示す２道の「０」が信号線２４に出力される
。

このとき、フラグ４はタイミング６で実行されたマイク
ロプログラムのステップ４４により信号線２５を介して
点灯指示を受けているため、信号！！２６には２進の「
１」が出力されており、信号線２４と信号線２６とを入
力とするアンド回路５が論理積演算を行うと信号線２７
に２進の「０」が出力される。したがって、このタイミ
ング７では停止信号は出力されない。

タイミング８のとき、タイミング７で制御メモリアドレ
スレジスタ７に保持されたステップ４９の起動アドレス
により、制御メモリ６からステップ４つの動作内容を示
す情報が制御メモリレジスタ８に読出されて保持され、
マイクロプログラムのステップ４９が実行される。また
、このとき、レジスタ１１．１２にはレジスタ１の保持
する停止条件以外の停止条件である１６進のｊ　９ＦＦ
Ｆ１０００Ｊとレジスタ１の保持する停止条件以外の停
止条件に対応した演算処理装置の内部状態の情報であり
、第２図の状態６に対応すル１６進（７）　ｊＩＦＦＦ
ｌｏｏｏＪとが夫々信号線２８と信号線２９とにより供
給されて保持されている。

マイクロプログラムのステップ４９が実行されることに
より、選択器９．１０が夫々信号線２８と信号線２９と
を選択し、フラグ４に消灯が指示され、論理比較回路１
３には信号１１３４を介して比較動作が指示される。論
理比較回路１３は信号線３０と信号線３１とを入力とし
、比較結果として不一致を示す２進の「Ｏ」を信号線３
５に出力する。選択器１４は信号線３７の指示により信
号線２４と信号線３５と信号線３６とを入力とする方を
選択し、制御メモリアドレスレジスタ７にステップ６１
の起動アドレスが保持される。

加えてこのタイミング８では、レジスタ１１゜１２より
２段下のパイプライン上に存在するレジスタ１．２に夫
々信号線２０と信号線２１とにより規定された停止条件
である１６進のｆ　００１５７３０ＣＪとレジスタ１の
保持している停止条件に対応した演算処理装置の内部状
態の情報であり、第２図の状態３に対応する１６進のｊ
　００１５７３０ＣＪとが供給されて保持されており、
比較器３には信号線２２と信号線２３とによりこれらの
情報が供給されている。信号線２２と信号線２３とを入
力として比較器３が比較動作を行うと、比較結果として
一致を示す２進の「１」が信号線２４に出力される。

このとき、フラグ４はタイミング７で実行されたマイク
ロプログラムのステップ４６により信号線２５を介して
点灯指示を受けているため、信号線２６には２進の「１
」が出力されており、信号線２４と信号線２６とを入力
とするアンド回路５が論理積演算を行うと信号線２７に
２進の「１」が出力される。したがって、このタイミン
グ８で停止信号が出力される。

タイミング９のとき、タイミング８で制御メモリアドレ
スレジスタ７に保持されたステップ６１の起動アドレス
により、制御メモリ６からステップ６１の動作内容を示
す情報が制御メモリレジスタ８に読出されて保持され、
マイクロプログラムのステップ６１が実行される。マイ
クロプログラムのステップ６１が実行されることにより
、選択器１４は信号線３７の指示により信号線３８を入
力とする方を選択し、本マイクロプログラムの終了を指
示する。

このように、予め規定された停止条件を構成する構成情
報（［９ＦＦＦ１０００００１５７３０ＣＪ　）を分割
して、この分割した構成情報（ｒ　９ＦＦＦ１０００Ｊ
とｆ　００１５７３０ＣＪ　）の夫々に対応する演算処
理装置の内部状態の情報とこの分割した構成情報とを比
較して、比較結果としてこれらの一致の検出に応じて停
止信号を発生させるようにすることによって、レジスタ
１の容量に拘束されることなく詳細な停止条件を予め規
定することができる。

発明の詳細 な説明したように本発明によれば、予め定められた停止
条件を構成する構成情報を分割して、この分割した構成
情報の夫々に対応する演算処理装置の内部状態の情報と
この分割した構成情報とを夫々比較し、その比較結果と
してこれらの一致の検出に応じて停止信号を発生させる
ようにすることによって、レジスタの容量に拘束される
ことなく詳細な停止条件を予め規定することができると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例における停止条件のプログラム状態語
の内容と、演算処理装置における各内部状態のプログラ
ム状態語の内容とを具体的に示した図、第３図（Ａ）〜
（Ｄ）は第１図の制御メモリに格納された一連のマイク
ロプログラムによって制御される停止条件の検出動作を
示すフローチャート、第４図は本発明の一実施例におけ
る各タイミングの動作を説明する図である。 主要部分の符号の説明 １．２，１１．１２・・・・・・レジスタ３・・・・・
・比較器 ４・・・・・・フラグ ５・・・・・・アンド回路 ６・・・・・・制御メモリ ７・・・・・・制御メモリアドレス レジスタ ８・・・・・・制御メモリレジスタ ”　　９，１０．１４・・・・・・選択器１３・・・・
・・論理比較回路

Claims (2)

【特許請求の範囲】
1. （１）演算処理装置からの内部状態情報と予め定められ
   た停止条件との一致の検出により停止信号を出力する停
   止条件検出方式であつて、前記停止条件を構成する構成
   情報を分割し、かつ前記構成情報の分割に対応して前記
   内部状態情報を分割し、前記分割された構成情報と前記
   分割された内部状態情報とを夫々対応させて比較し、両
   比較結果が共に一致したときに前記停止信号を出力する
   ようにしたことを特徴とする停止条件検出方式。
2. （２）前記分割された構成情報のうち一方が他方よりも
   情報変化の度合が小さいことを特徴とする特許請求の範
   囲第１項の停止条件検出方式。