JPS6354250B2 - - Google Patents
Info
- Publication number
- JPS6354250B2 JPS6354250B2 JP58165916A JP16591683A JPS6354250B2 JP S6354250 B2 JPS6354250 B2 JP S6354250B2 JP 58165916 A JP58165916 A JP 58165916A JP 16591683 A JP16591683 A JP 16591683A JP S6354250 B2 JPS6354250 B2 JP S6354250B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current source
- current
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 38
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 1
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、アナログ信号をデイジタル信号に変
換するAD変換回路、特に積分器を利用する積分
形AD変換回路に関するものである。
換するAD変換回路、特に積分器を利用する積分
形AD変換回路に関するものである。
AD変換回路は種々の形式のものがあり、積分
形に最も近いものとして電荷平衡形AD変換器及
び帰還形パルス幅変調方式のAD変換器がある。
形に最も近いものとして電荷平衡形AD変換器及
び帰還形パルス幅変調方式のAD変換器がある。
まず、電荷平衡形AD変換器について第１図、
第２図及び第３図を参照しながら説明する。第１
図及び第２図において、１は被変換電圧Eaを受
けるバツフア増幅器、２は積分器であり、演算増
幅器OP、コンデンサＣ、抵抗Rsなどにより構成
されている。３は積分出力電圧を基準電位（ここ
では0V）と比較する電圧比較器、４はフリツプ
フロツプ、５は電流スイツチで、前記フリツプフ
ロツプ４のＱ出力により電流をIrか、零に切換え
るものであり、第２図では概略的にスイツチ記号
として表示している。
第２図及び第３図を参照しながら説明する。第１
図及び第２図において、１は被変換電圧Eaを受
けるバツフア増幅器、２は積分器であり、演算増
幅器OP、コンデンサＣ、抵抗Rsなどにより構成
されている。３は積分出力電圧を基準電位（ここ
では0V）と比較する電圧比較器、４はフリツプ
フロツプ、５は電流スイツチで、前記フリツプフ
ロツプ４のＱ出力により電流をIrか、零に切換え
るものであり、第２図では概略的にスイツチ記号
として表示している。
６は定電流Irを生じる第１の電流源、７はクロ
ツクパルスと前記フリツプフロツプ４のＱ出力と
の論理積をとるアンドゲート、８はカウンタ、９
はタイムベース設定回路（分周回路）である。
ツクパルスと前記フリツプフロツプ４のＱ出力と
の論理積をとるアンドゲート、８はカウンタ、９
はタイムベース設定回路（分周回路）である。
即ち、被変換電圧Eaを抵抗Rsにより電流に変
換し、電流源６の電流Irまたは零と加算して、更
に積分する。この積分出力を電圧比較器３で基準
電位（0V）と比較しその結果をクロツクパルス
によりサンプリングし、フリツプフロツプ４に保
持させ、その出力により電流源６の電流を二つの
値（Irと０）の間で切換えるように動作させ、離
散フイードバツク系を構成している。この構成に
より、積分器２の積分コンデンサＣに蓄積される
電荷の時間平均値が零となるように動作するた
め、電荷平衡形と呼ばれている。
換し、電流源６の電流Irまたは零と加算して、更
に積分する。この積分出力を電圧比較器３で基準
電位（0V）と比較しその結果をクロツクパルス
によりサンプリングし、フリツプフロツプ４に保
持させ、その出力により電流源６の電流を二つの
値（Irと０）の間で切換えるように動作させ、離
散フイードバツク系を構成している。この構成に
より、積分器２の積分コンデンサＣに蓄積される
電荷の時間平均値が零となるように動作するた
め、電荷平衡形と呼ばれている。
いま、フリツプフロツプ４の出力の平均デユー
テイ−レシオをＤとすると、平衡状態では入力電
圧EaがRs・Ir・Ｄに等しくなるため、タイムベー
ス設定回路９の設定時間の間、フリツプフロツプ
４の出力とクロツクパルスCPの論理積であるア
ンドゲート７の出力をカウンタ８で計数し、デユ
ーテイ−レシオＤを測定することにより、変換デ
ータEdを得ている。
テイ−レシオをＤとすると、平衡状態では入力電
圧EaがRs・Ir・Ｄに等しくなるため、タイムベー
ス設定回路９の設定時間の間、フリツプフロツプ
４の出力とクロツクパルスCPの論理積であるア
ンドゲート７の出力をカウンタ８で計数し、デユ
ーテイ−レシオＤを測定することにより、変換デ
ータEdを得ている。
この場合、電流源６の切換えをクロツクCPに
同期して行つているため、入力電圧と電流源６の
差による残留電荷が積分器２に蓄積される。この
ため、第３図に示す積分器２の出力INTφの平均
電圧は少しずつ変化する。従つて、タイムベース
の長さを長くすれば変換分解能は向上する。
同期して行つているため、入力電圧と電流源６の
差による残留電荷が積分器２に蓄積される。この
ため、第３図に示す積分器２の出力INTφの平均
電圧は少しずつ変化する。従つて、タイムベース
の長さを長くすれば変換分解能は向上する。
このように電荷平衡形AD変換器は分解能を容
易に変え得るという利点を有するが、次のような
欠点がある。
易に変え得るという利点を有するが、次のような
欠点がある。
(a) デユーテイ−レシオＤが0.5付近の場合、電
流源６がクロツク周波数で切換えられるため、
使用する積分器２はかなり変周波特性にすぐれ
たものが必要となる。
流源６がクロツク周波数で切換えられるため、
使用する積分器２はかなり変周波特性にすぐれ
たものが必要となる。
(b) デユーテイ−レシオＤが０または１に近い場
合には、積分器２の出力波形は一方向が急激
で、他方向が非常に緩やかな時間変化となり、
緩やかな時間変化を示す側では比較器３の不感
帯の影響を受けるとか、入力信号が小さい場合
には比較器３のスイツチング時間が長くなるこ
とによる影響を受ける。また、入力信号により
変換中の電流源の切換え回数が異なるため、電
流スイツチ５のオンとオフの切換え時間の差が
直線性に影響を与える。
合には、積分器２の出力波形は一方向が急激
で、他方向が非常に緩やかな時間変化となり、
緩やかな時間変化を示す側では比較器３の不感
帯の影響を受けるとか、入力信号が小さい場合
には比較器３のスイツチング時間が長くなるこ
とによる影響を受ける。また、入力信号により
変換中の電流源の切換え回数が異なるため、電
流スイツチ５のオンとオフの切換え時間の差が
直線性に影響を与える。
次に帰還パルス幅変調方式のAD変換器を第４
図及び第５図に基づいて説明する。このAD変換
回路は、第４図のように比較器３の出力をクロツ
クパルスCPでサンプリングすることなく第１の
電流源６を切換えることと、第１の電流源６の電
流Irよりも大きな絶対値を有し、かつ等しい値の
正負の電流Is，−Isを出力する第２の電流源１２を
設け、これを第２の電流スイツチ１１を介して積
分器２に接続したこと、タイムベース設定回路を
回路９Ａ，９Ｂの２段に分けてその中間より抽出
した信号BASEIで前記第２の電流スイツチ１１
をデユーテイ−比50％で切換え、その周期を変換
時間とするようにしたことが第１図と異なる。
図及び第５図に基づいて説明する。このAD変換
回路は、第４図のように比較器３の出力をクロツ
クパルスCPでサンプリングすることなく第１の
電流源６を切換えることと、第１の電流源６の電
流Irよりも大きな絶対値を有し、かつ等しい値の
正負の電流Is，−Isを出力する第２の電流源１２を
設け、これを第２の電流スイツチ１１を介して積
分器２に接続したこと、タイムベース設定回路を
回路９Ａ，９Ｂの２段に分けてその中間より抽出
した信号BASEIで前記第２の電流スイツチ１１
をデユーテイ−比50％で切換え、その周期を変換
時間とするようにしたことが第１図と異なる。
この場合も、比較器３の出力のデユーテイ−レ
シオをＤとすると、入力電流EaはRs・Ir・Ｄに等
しくなるが、計数パルスと比較器３出力の変化は
非周期で行われるため、＋１カウント分以内の誤
差が第２の電流源１２の切換え周期当たり発生す
る。従つて、変換時間は必ず第２の電流源１２の
切換え周期としなければならない。
シオをＤとすると、入力電流EaはRs・Ir・Ｄに等
しくなるが、計数パルスと比較器３出力の変化は
非周期で行われるため、＋１カウント分以内の誤
差が第２の電流源１２の切換え周期当たり発生す
る。従つて、変換時間は必ず第２の電流源１２の
切換え周期としなければならない。
例えば、第４図でカウンタ８の計数時間を８倍
長くしたとしても、変換結果は１回当たりの誤差
の８倍の誤差を持つてしまうため、得られるデー
タは単に１倍の場合の８倍の値となるだけで分解
能は向上しない。これは、第５図における信号
SWIの１周期での誤差（斜線部分）が次の周期で
も同量発生してしまうためである。
長くしたとしても、変換結果は１回当たりの誤差
の８倍の誤差を持つてしまうため、得られるデー
タは単に１倍の場合の８倍の値となるだけで分解
能は向上しない。これは、第５図における信号
SWIの１周期での誤差（斜線部分）が次の周期で
も同量発生してしまうためである。
その点、第２図、第３図に示す電荷平衡形AD
変換回路では、電流源の切換えがクロツクと同期
して行われるため、誤差は計数時間の増加により
減少し、±１カウントの誤差以内となる。これに
対し、帰還形パルス幅変調方式のAD変換回路で
は誤差が大きくなる。
変換回路では、電流源の切換えがクロツクと同期
して行われるため、誤差は計数時間の増加により
減少し、±１カウントの誤差以内となる。これに
対し、帰還形パルス幅変調方式のAD変換回路で
は誤差が大きくなる。
従つて、第２の電流源１２の切換え周期は変換
時間と等しくする必要があり、この種AD変換回
路を積分器出力を零とするように動作させる離散
時間フイードバツク系と考えた場合には、フイー
ドバツクをAD変換中２回行うのみであるため、
被変換信号である入力電圧が変化した場合を考え
ると、正確なAD変換値が得られるようになるま
でに必要な時間は、同一のクロツク周波数で動作
する電荷平衡形AD変換回路に比べて遅くなる。
時間と等しくする必要があり、この種AD変換回
路を積分器出力を零とするように動作させる離散
時間フイードバツク系と考えた場合には、フイー
ドバツクをAD変換中２回行うのみであるため、
被変換信号である入力電圧が変化した場合を考え
ると、正確なAD変換値が得られるようになるま
でに必要な時間は、同一のクロツク周波数で動作
する電荷平衡形AD変換回路に比べて遅くなる。
このように帰還形パルス幅変調方式のAD変換
回路は、可変分解能とすることが難しく、あえて
可変とする場合には回路構成が複雑となり、ま
た、入力電圧が変化した場合、正しい変換結果が
得られるまでの時間が長いといつた欠点がある。
回路は、可変分解能とすることが難しく、あえて
可変とする場合には回路構成が複雑となり、ま
た、入力電圧が変化した場合、正しい変換結果が
得られるまでの時間が長いといつた欠点がある。
ただし、積分器２の入力電流の符号変化は｜Is
｜＞｜Ir｜としているため、２回となり、積分器
２の入力周波数は低くなる。また、積分器出力の
時間変化速度も｜Is｜−｜Ir｜の値により一定速
度以上で変化するため、比較器３の入力電圧はク
ロツクの１周期内で一定値以上の値となり、不感
帯の影響などは電荷平衡形に比べて少なくなる。
更に、スイツチのオンとオフの切換え時間の差の
影響は切換え回数が２回と一定であるため、直線
性に影響を与えることはないといつた利点があ
る。
｜＞｜Ir｜としているため、２回となり、積分器
２の入力周波数は低くなる。また、積分器出力の
時間変化速度も｜Is｜−｜Ir｜の値により一定速
度以上で変化するため、比較器３の入力電圧はク
ロツクの１周期内で一定値以上の値となり、不感
帯の影響などは電荷平衡形に比べて少なくなる。
更に、スイツチのオンとオフの切換え時間の差の
影響は切換え回数が２回と一定であるため、直線
性に影響を与えることはないといつた利点があ
る。
本発明の目的は、電荷平衡形と帰還形パルス幅
変調方式の長所を活かし、かつ分解能の可変が容
易なAD変換回路を提供することにある。
変調方式の長所を活かし、かつ分解能の可変が容
易なAD変換回路を提供することにある。
本発明に係るAD変換回路は、二つの値の電流
を出力する第１の電流源及びこの第１の電流源と
は別に絶対値が等しい正負の電流を出力する第２
の電流源の出力電流と被変換電圧に比例した電流
を積分器で加算積分し、その出力電圧と基準電圧
を電圧比較器で比較し、その結果を一定周期のク
ロツクでサンプリングしてフリツプフロツプに記
憶する一方、前記クロツクを分周回路で分周しそ
の出力により前記第２の電流源の正負の電流を等
時間間隔で切換えるとともに、前記第１の電流源
をの二つの電流を前記フリツプフロツプの出力で
切換えて帰還させ、前記フリツプフロツプの出力
とクロツクの論理積出力であるパルスを前記分周
回路の出力の周期の整数倍の時間、カウンタで計
数し、AD変換データとして出力するものであ
る。
を出力する第１の電流源及びこの第１の電流源と
は別に絶対値が等しい正負の電流を出力する第２
の電流源の出力電流と被変換電圧に比例した電流
を積分器で加算積分し、その出力電圧と基準電圧
を電圧比較器で比較し、その結果を一定周期のク
ロツクでサンプリングしてフリツプフロツプに記
憶する一方、前記クロツクを分周回路で分周しそ
の出力により前記第２の電流源の正負の電流を等
時間間隔で切換えるとともに、前記第１の電流源
をの二つの電流を前記フリツプフロツプの出力で
切換えて帰還させ、前記フリツプフロツプの出力
とクロツクの論理積出力であるパルスを前記分周
回路の出力の周期の整数倍の時間、カウンタで計
数し、AD変換データとして出力するものであ
る。
第６図は本発明の一実施例を示すもので、１は
被変換電圧Eaを受けるバツフア増幅器、２は積
分器であり、前記バツフア増幅器１の出力を前記
被変換電圧Eaに比例した電流に変換する抵抗Rs、
演算増幅器OP、積分コンデンサＣなどにより構
成している。３はこの積分器２の出力電圧と基準
電位（0V）を比較する電圧比較器、４はこの比
較器３の出力を一定周期のクロツクパルスでサン
プリングし、記憶するフリツプフロツプ、５は第
１の電流スイツチ、６は二つの値（例えばIrと
零）の電流を出力する第１の電流源であり、その
切換えは前記スイツチ５によつて行う。
被変換電圧Eaを受けるバツフア増幅器、２は積
分器であり、前記バツフア増幅器１の出力を前記
被変換電圧Eaに比例した電流に変換する抵抗Rs、
演算増幅器OP、積分コンデンサＣなどにより構
成している。３はこの積分器２の出力電圧と基準
電位（0V）を比較する電圧比較器、４はこの比
較器３の出力を一定周期のクロツクパルスでサン
プリングし、記憶するフリツプフロツプ、５は第
１の電流スイツチ、６は二つの値（例えばIrと
零）の電流を出力する第１の電流源であり、その
切換えは前記スイツチ５によつて行う。
７は前記フリツプフロツプ４の出力とクロツク
パルスの論理積をとるアンドゲート、８はこのゲ
ートの出力パルスを計数するカウンタ、９Ｃ及び
９C′はタイムベース設定回路（分周回路）であ
り、例えば（1/2）5の分周比として縦続接続し、
クロツクパルスを分周して中間より後述の第２の
電流源の電流切換えに供する信号BASE２を取出
し、後段の回路９C′の出力を前記カウンタ８を制
御する信号CONTROLとしている。即ち、第２
の電流源の切換えはクロツク周期の25倍の周期で
行い、変換時間は更にその25倍としている。
パルスの論理積をとるアンドゲート、８はこのゲ
ートの出力パルスを計数するカウンタ、９Ｃ及び
９C′はタイムベース設定回路（分周回路）であ
り、例えば（1/2）5の分周比として縦続接続し、
クロツクパルスを分周して中間より後述の第２の
電流源の電流切換えに供する信号BASE２を取出
し、後段の回路９C′の出力を前記カウンタ８を制
御する信号CONTROLとしている。即ち、第２
の電流源の切換えはクロツク周期の25倍の周期で
行い、変換時間は更にその25倍としている。
１１は第２の電流スイツチ、１２は第２の電流
源であり、絶対値が等しい正負の電流Is，−Isを出
力する。この第２の電流源１２の電流切換えは前
記信号BASE２を制御信号とする第２の電流スイ
ツチ１１によつて等時間間隔で行うようにしてい
る。
源であり、絶対値が等しい正負の電流Is，−Isを出
力する。この第２の電流源１２の電流切換えは前
記信号BASE２を制御信号とする第２の電流スイ
ツチ１１によつて等時間間隔で行うようにしてい
る。
なお、電流源は、第１図に示すものと同様なも
のを用いるか、あるいは第７図に示すように
CMOSバツフア１３基準となる電圧ダイオード
１４抵抗１５などにより電流スイツチを含めた構
成とする。
のを用いるか、あるいは第７図に示すように
CMOSバツフア１３基準となる電圧ダイオード
１４抵抗１５などにより電流スイツチを含めた構
成とする。
次に動作について述べる。クロツクパルスがタ
イムベース設定回路９Ｃに加わると、その出力と
してクロツク周期の25倍の周期の信号BASE２が
生じ（第８図参照）、その後段のタイムベース設
定回路９C′には更にその25倍の周期の信号
CONTROLが生じる。信号BASE２により第２
のスイツチ１１が等時間間隔で切換わる。つま
り、第２の電流源１２の電流Is，−Isの切換えが行
われる。
イムベース設定回路９Ｃに加わると、その出力と
してクロツク周期の25倍の周期の信号BASE２が
生じ（第８図参照）、その後段のタイムベース設
定回路９C′には更にその25倍の周期の信号
CONTROLが生じる。信号BASE２により第２
のスイツチ１１が等時間間隔で切換わる。つま
り、第２の電流源１２の電流Is，−Isの切換えが行
われる。
一方、比較器３の出力がクロツクによりサンプ
リングされ、フリツプフロツプ４に記憶されてお
り、フリツプフロツプ４の出力がゲート制御信号
としてアンドゲート７に、スイツチ制御信号SW
２として第１のスイツチ５にそれぞれ供給され、
これにより第１の電流源６の電流切換え、つまり
Irと零の切換えが行われる。
リングされ、フリツプフロツプ４に記憶されてお
り、フリツプフロツプ４の出力がゲート制御信号
としてアンドゲート７に、スイツチ制御信号SW
２として第１のスイツチ５にそれぞれ供給され、
これにより第１の電流源６の電流切換え、つまり
Irと零の切換えが行われる。
このような電流源６，１２の電流切換えに応じ
た両電流源６，１２の出力電流と被変換電圧Ea
に比例した電流が積分器２で加算積分され、その
出力は第８図のINT２のように変化する。この
とき、アンドゲート７の出力パルスAND２がカ
ウンタ８で計数され変換データEdが出力される。
この実施例では10ビツトの分解能を持つことにな
る。
た両電流源６，１２の出力電流と被変換電圧Ea
に比例した電流が積分器２で加算積分され、その
出力は第８図のINT２のように変化する。この
とき、アンドゲート７の出力パルスAND２がカ
ウンタ８で計数され変換データEdが出力される。
この実施例では10ビツトの分解能を持つことにな
る。
なお、上記実施例では、第１の電流源６はIrと
零との２値の電流を出力するものとしたが、Irと
−Irとすれば正負の入力電圧に対するAD変換と
なり、また、一般にIr1，Ir2の２値電流とすれば、
Rs・Ir1とRs・Ir2の間の電圧を変換することにな
る。但し、積分器から電流をシンクする向きを正
とした場合である。
零との２値の電流を出力するものとしたが、Irと
−Irとすれば正負の入力電圧に対するAD変換と
なり、また、一般にIr1，Ir2の２値電流とすれば、
Rs・Ir1とRs・Ir2の間の電圧を変換することにな
る。但し、積分器から電流をシンクする向きを正
とした場合である。
本発明によれば、積分器入力波形の基本周期は
クロツク周期の25倍であり、また、積分器出力の
時間変化量も｜Is｜−｜Ir｜の値に応じて一定値
以上が確保されるため、電荷平衡形AD変換回路
の積分器及び比較器の条件が緩和される。また、
電流源の切換え回数は共に25回と一定であり、オ
ン、オフの時間差が直線性に影響を及ぼすことな
く、しかも入力信号が変化した場合の応答は、変
換時間の長さのうちで26回積分器の出力を零へ収
束させるフイードバツクを行うため、帰還形パル
ス幅変調方式のAD変換回路よりも速い。更に、
第２の電流源の切換え周期（＝25×クロツク周
期）内で発生する残留電荷は、クロツクと同期し
て切換えているため、逐次補正されて最終的に±
１カウント以内である。
クロツク周期の25倍であり、また、積分器出力の
時間変化量も｜Is｜−｜Ir｜の値に応じて一定値
以上が確保されるため、電荷平衡形AD変換回路
の積分器及び比較器の条件が緩和される。また、
電流源の切換え回数は共に25回と一定であり、オ
ン、オフの時間差が直線性に影響を及ぼすことな
く、しかも入力信号が変化した場合の応答は、変
換時間の長さのうちで26回積分器の出力を零へ収
束させるフイードバツクを行うため、帰還形パル
ス幅変調方式のAD変換回路よりも速い。更に、
第２の電流源の切換え周期（＝25×クロツク周
期）内で発生する残留電荷は、クロツクと同期し
て切換えているため、逐次補正されて最終的に±
１カウント以内である。
換言すれば、電荷平衡形と帰還形パルス幅変調
方式の欠点を取り除き、両者の長所を取り入れた
ことになる。しかも、カウンタの計数長及びタイ
ムベースの後段の計数長を変更するだけで分解能
を変えることが可能であり、比較的簡単に可変分
解能の構成とすることができる。
方式の欠点を取り除き、両者の長所を取り入れた
ことになる。しかも、カウンタの計数長及びタイ
ムベースの後段の計数長を変更するだけで分解能
を変えることが可能であり、比較的簡単に可変分
解能の構成とすることができる。
第１図は電荷平衡形AD変換回路の基本構成を
示すブロツク図、第２図は同変換回路の概略構成
を示すブロツク図、第３図は同変換回路の各部の
波形図、第４図は帰還パルス幅変調方式のAD変
換回路の概略構成を示すブロツク図、第５図は同
変換回路の各部の波形図、第６図は本発明に係る
AD変換回路の一実施例を示すブロツク図、第７
図は同実施例における電流源の一例を示すブロツ
ク図、第８図は同実施例の動作説明のための各部
の波形図である。 ２……積分器、３……電圧比較器、４……フリ
ツプフロツプ、５……第１の電流スイツチ、６…
…第１の電流源、７……アンドゲート、８……カ
ウンタ、９Ｃ及び９C′……タイムベース設定回路
（分周回路）、１１……第３の電流スイツチ、１２
……第２の電流源。
示すブロツク図、第２図は同変換回路の概略構成
を示すブロツク図、第３図は同変換回路の各部の
波形図、第４図は帰還パルス幅変調方式のAD変
換回路の概略構成を示すブロツク図、第５図は同
変換回路の各部の波形図、第６図は本発明に係る
AD変換回路の一実施例を示すブロツク図、第７
図は同実施例における電流源の一例を示すブロツ
ク図、第８図は同実施例の動作説明のための各部
の波形図である。 ２……積分器、３……電圧比較器、４……フリ
ツプフロツプ、５……第１の電流スイツチ、６…
…第１の電流源、７……アンドゲート、８……カ
ウンタ、９Ｃ及び９C′……タイムベース設定回路
（分周回路）、１１……第３の電流スイツチ、１２
……第２の電流源。
Claims (1)
- 【特許請求の範囲】 １ 二つの値の電流を出力する第１の電流源と、
この第１の電流源とは別に絶対値が等しい正負の
電流を出力する第２の電流源と、被変換電圧に比
例した電流と前記第１及び第２の電流源の出力電
流を加算積分する積分器と、この積分器の出力電
圧と基準電圧とを比較する電圧比較器と、この電
圧比較器の出力を一定周期のクロツクパルスでサ
ンプリングし記憶するフリツプフロツプと、前記
クロツクパルスを分周する分周回路と、前記フリ
ツプフロツプの出力を制御信号として前記クロツ
クパルスの通過、阻止を制御するゲート回路と、
このゲート回路の出力パルスを計数するカウンタ
とを備え、前記第２の電流源の正負の電流を前記
分周回路の出力信号により等時間間隔で切換える
とともに、前記第１の電流源の二つの電流を前記
フリツプフロツプの出力で切換えて帰還させ、前
記ゲート回路の出力パルスを前記分周回路の出力
の周期の整数倍の時間前記カウンタで計数し、
AD変換データとして出力することを特徴とする
AD変換回路。 ２ 前記カウンタ及び前記分周回路の出力の周期
の整数倍の時間幅のカウンタ制御信号を作る分周
回路として、可変計数長のものを用いた特許請求
の範囲第１項記載のAD変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16591683A JPS6058721A (ja) | 1983-09-09 | 1983-09-09 | Ａｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16591683A JPS6058721A (ja) | 1983-09-09 | 1983-09-09 | Ａｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6058721A JPS6058721A (ja) | 1985-04-04 |
| JPS6354250B2 true JPS6354250B2 (ja) | 1988-10-27 |
Family
ID=15821443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16591683A Granted JPS6058721A (ja) | 1983-09-09 | 1983-09-09 | Ａｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6058721A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2533536Y2 (ja) * | 1992-02-20 | 1997-04-23 | 株式会社三協精機製作所 | クリーニング機構付きローラ送り装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640536A (en) * | 1979-09-10 | 1981-04-16 | Hitachi Cable Ltd | Injection machine for long rubber, plastic body |
| JPS5749866A (en) * | 1980-09-09 | 1982-03-24 | Yokogawa Hokushin Electric Corp | Analog-digital converter and digital voltmeter |
-
1983
- 1983-09-09 JP JP16591683A patent/JPS6058721A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640536A (en) * | 1979-09-10 | 1981-04-16 | Hitachi Cable Ltd | Injection machine for long rubber, plastic body |
| JPS5749866A (en) * | 1980-09-09 | 1982-03-24 | Yokogawa Hokushin Electric Corp | Analog-digital converter and digital voltmeter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6058721A (ja) | 1985-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587477A (en) | Binary scaled current array source for digital to analog converters | |
| US4940982A (en) | High speed integrating analog-to-digital converter | |
| US3823396A (en) | Digital to analog converter incorporating multiple time division switching circuits | |
| US5262780A (en) | Analog to digital converter with conversion rate inverse to the integration period | |
| KR0139835B1 (ko) | D/a 변환 장치 및 a/d 변환 장치 | |
| US5410310A (en) | Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter | |
| US3699568A (en) | Weighted ladder technique | |
| JPS6354250B2 (ja) | ||
| US4636773A (en) | Binarily weighted pulse width digital-to-analog converter | |
| US4389637A (en) | Digital to analog converter | |
| JPS59104827A (ja) | アナログ−デジタル変換用集積回路 | |
| US7023370B2 (en) | Shared parallel digital-to-analog conversion | |
| JPS6161730B2 (ja) | ||
| JPS6022681Y2 (ja) | ディジタル・アナログ変換器 | |
| JPS5817728A (ja) | 複合型アナログ・デイジタル変換器 | |
| JPH0139250B2 (ja) | ||
| JPS61182332A (ja) | Ａ／ｄ変換回路 | |
| JPH0339415B2 (ja) | ||
| SU879765A1 (ru) | Способ аналого-цифрового преобразовани | |
| JPH0220177B2 (ja) | ||
| JPS61236222A (ja) | デイジタルアナログ信号変換器 | |
| JPH0426251B2 (ja) | ||
| RU2052891C1 (ru) | Генератор пилообразного напряжения | |
| JPH075704Y2 (ja) | 多チャンネルａ／ｄ変換器 | |
| JPH0697830A (ja) | Ｄ／ａ変換装置及びａ／ｄ変換装置 |