JPS6354071A - デジタルミキサ−回路 - Google Patents
デジタルミキサ−回路Info
- Publication number
- JPS6354071A JPS6354071A JP19717186A JP19717186A JPS6354071A JP S6354071 A JPS6354071 A JP S6354071A JP 19717186 A JP19717186 A JP 19717186A JP 19717186 A JP19717186 A JP 19717186A JP S6354071 A JPS6354071 A JP S6354071A
- Authority
- JP
- Japan
- Prior art keywords
- input
- mixer circuit
- adder
- switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 101100322581 Caenorhabditis elegans add-1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デジタル信号処理(デジタルテレビデジタル
音声信号処理他)用のデジタルミキサー回路に関する。
音声信号処理他)用のデジタルミキサー回路に関する。
アナログ信号を、アナログ−デジタル変換し、デジタル
処理をするデジタルテレビでは、2つの信号の混合比を
画像に応じて変化させる、ミキサーが不可欠である。
処理をするデジタルテレビでは、2つの信号の混合比を
画像に応じて変化させる、ミキサーが不可欠である。
しかし、このミ平チーは回路構成として、従来例を示し
た第2図に示すように、乗算器が2個必要であり、乗算
器は多量の論理ゲートを使用する。
た第2図に示すように、乗算器が2個必要であり、乗算
器は多量の論理ゲートを使用する。
第2図において、12.13は入力端、14は出力端、
15 、16は係数入力端、17 、18は乗算器であ
る。
15 、16は係数入力端、17 、18は乗算器であ
る。
第6図は、同じ〈従来のデジタルミキサー回路の回路図
である。同図において、19.20は入力端、21 、
22はスイッチS W −34,5w−56゜23.2
’4は加算器ADD−1a 、 ADD −2b、25
は出力4、でるる。
である。同図において、19.20は入力端、21 、
22はスイッチS W −34,5w−56゜23.2
’4は加算器ADD−1a 、 ADD −2b、25
は出力4、でるる。
第6図から、従来のミキサーは、乗算器において多量の
論理ゲートを使用するものでおることが理解されたであ
ろう。
論理ゲートを使用するものでおることが理解されたであ
ろう。
そこで、このミ中す−を2債の論理ゲートで、構成でき
れば、デジタルテレビの実用化へ、大きな布石となる。
れば、デジタルテレビの実用化へ、大きな布石となる。
なお、本件に関連するものには、例えば、特許公開査号
58−773751テレビジ冒ン信号処理回路」が挙げ
られる。
58−773751テレビジ冒ン信号処理回路」が挙げ
られる。
従米のデジタルミー?サー回路は、論理ゲート数試算例
(8bit 、 2人カンでは、約1000ゲートで
るる。これは、非常に大きな値であり、デジタルテレビ
では、複数個のλ用が公印である。(特許出願公開19
0.昭58−77575号公報の5ページ)このため、
デジタルミ千丈−ト匣用したデジタルテレビの実用化で
はこのm理ゲート数がネックとなっていた。
(8bit 、 2人カンでは、約1000ゲートで
るる。これは、非常に大きな値であり、デジタルテレビ
では、複数個のλ用が公印である。(特許出願公開19
0.昭58−77575号公報の5ページ)このため、
デジタルミ千丈−ト匣用したデジタルテレビの実用化で
はこのm理ゲート数がネックとなっていた。
不発明の目的は、論理ゲート数を半減することにある。
上記目的は、従来例を示した第5図で使用している2接
点スイッチを本発明の一実施例を示した第1図に示すよ
うに6接点スイッチとすることによυ達成される。
点スイッチを本発明の一実施例を示した第1図に示すよ
うに6接点スイッチとすることによυ達成される。
第3図に示す従来例では、ビットシフト、加算形の乗算
器2個と、加算器1個を用いて1回路を構成している。
器2個と、加算器1個を用いて1回路を構成している。
ここで、S w −3a 、 S W −5bの動作に
ついて注目すると、常にONとOF’Fが反対で同時に
ON又はOFFする事はない。これは、係数にと、
15−Kが、2進4bitで補数であり、5w−5&、
Sbとも、係数の同位のMSBでON OFF制御さ
れるためである。
ついて注目すると、常にONとOF’Fが反対で同時に
ON又はOFFする事はない。これは、係数にと、
15−Kが、2進4bitで補数であり、5w−5&、
Sbとも、係数の同位のMSBでON OFF制御さ
れるためである。
ここで、8 w−5aとSw −3Jを、第1図中5w
−3とすることにより、第3図中加n器ADD−ja
。
−3とすることにより、第3図中加n器ADD−ja
。
1−は、ADD−1に合理化できる。以下同様にして第
3図中のスイッチ、加算器を合理化することにより、第
1図が募びかれる。
3図中のスイッチ、加算器を合理化することにより、第
1図が募びかれる。
以下、本発明の一実施例を第1図により説明する。本回
路は2Chの入力信号の混合比を16ステツプで可変で
きるもので、動作としては(1)式のようになる。
路は2Chの入力信号の混合比を16ステツプで可変で
きるもので、動作としては(1)式のようになる。
Y = −(z、 、に+z2(1s−x) )−、・
・四、−四(1)Y:出力+ J + l J 2 :
入力信号、に:重み付係数(0≦に≦15) まず、重み係数Kを2進数化しに3〜KOとする。
・四、−四(1)Y:出力+ J + l J 2 :
入力信号、に:重み付係数(0≦に≦15) まず、重み係数Kを2進数化しに3〜KOとする。
(MSBをKs 、 LSBをKnとする)このKを1
1から入力する。
1から入力する。
次に、S、を1から、x2を2から入力し、それぞれビ
ットシフトにより、牝1九p′/8 m4の固定乗数を
乗算する。
ットシフトにより、牝1九p′/8 m4の固定乗数を
乗算する。
スイッチ6により、Ki=“11の時、/を選択シs
Ks=”。・、7) 時J 2/2を選択し、加算器
7へ入力する。以下、同様にスイッチA、スイッチ5、
スイッチ6により切換えた信号を加算器7゜8へ入力す
る。
Ks=”。・、7) 時J 2/2を選択し、加算器
7へ入力する。以下、同様にスイッチA、スイッチ5、
スイッチ6により切換えた信号を加算器7゜8へ入力す
る。
加算器7,8の出力を加算器9で加算し、出力端10に
出力信号Yを得る。
出力信号Yを得る。
本実施例と同一の仕様による回路を従来例で示すと第3
図のようになる。第6図では、加算器71固、2接点ス
イッチ81111!!で構成されている。これに対し本
実施例では加算器6個、3接点スイッチ411!で構成
されている。スイッチや、加算器は。
図のようになる。第6図では、加算器71固、2接点ス
イッチ81111!!で構成されている。これに対し本
実施例では加算器6個、3接点スイッチ411!で構成
されている。スイッチや、加算器は。
すべて8bit入出力とすると論理ゲート数は加算器は
タイミング補正用Q2ツテを賞めて約150ゲート、2
接点スイッチは8ゲート、5接点スイッチは24ゲート
であるので、単純計算をすると本実施例では、546グ
ート、従来例では1114ゲートであり、本発明により
、論理ケート数を半分以下にすることができる。なお、
3接点スイッチは一般的に、データセレクタと呼ばれて
いるものを用いた。
タイミング補正用Q2ツテを賞めて約150ゲート、2
接点スイッチは8ゲート、5接点スイッチは24ゲート
であるので、単純計算をすると本実施例では、546グ
ート、従来例では1114ゲートであり、本発明により
、論理ケート数を半分以下にすることができる。なお、
3接点スイッチは一般的に、データセレクタと呼ばれて
いるものを用いた。
本実施例では2つの入力を混合しているが、3人力以上
としても良い。すなわち、(2)式で示される演算を行
なうことができる。
としても良い。すなわち、(2)式で示される演算を行
なうことができる。
4:比例定数 b二人力信号のチ
ヤンネル数 C二定数 ”7L’入力
信号(・7.・2.・、・・・・・・・・・)Kユニ重
み付は係数 本実施例は、(2)式では、” ” / p ’ ”
2* C=15、とした時のものである。
み付は係数 本実施例は、(2)式では、” ” / p ’ ”
2* C=15、とした時のものである。
本発明によれば、入力信号のチャンネル数と同数の乗算
器が必要であったものが、乗算器1″IvA分と、スイ
ッチだけで構成できる。
器が必要であったものが、乗算器1″IvA分と、スイ
ッチだけで構成できる。
従来例では、論理ゲートを約1000ゲート必要であっ
たのに対し、本実施例では約500ゲートで構成できる
。
たのに対し、本実施例では約500ゲートで構成できる
。
第1図は5本発明の一実施例を示す回路図、第2図は従
来例による全体構成図、第6図は従来例による回路構成
図である。 1・・・入力端 2・・・入力端5.4
,5,6・・・3接点スイッチ 7.8.9・・・加算器 代理人弁理士 小 川 #1男゛ 第 1 図 (追:本図14べ=13の峙を、↑、す)第 Z 図 1−に に 第 3 図
来例による全体構成図、第6図は従来例による回路構成
図である。 1・・・入力端 2・・・入力端5.4
,5,6・・・3接点スイッチ 7.8.9・・・加算器 代理人弁理士 小 川 #1男゛ 第 1 図 (追:本図14べ=13の峙を、↑、す)第 Z 図 1−に に 第 3 図
Claims (1)
- 【特許請求の範囲】 1、複数の入力信号のそれぞれに、相互に異なつた複数
の重み付けを同様に施した後、重み付けされた前記各信
号を選択的に加算器により加算してその総和を出力する
デジタルミキサー回路において、 相互に異なつた複数の重み付けを、複数の入力信号のそ
れぞれに、同様に施した後、同じ重み付けを施された複
数の入力信号を、切り換えスイッチにより切り換えて、
その中の一つを前記加算器に入力するようにしたことを
特徴とするデジタルミキサー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19717186A JPS6354071A (ja) | 1986-08-25 | 1986-08-25 | デジタルミキサ−回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19717186A JPS6354071A (ja) | 1986-08-25 | 1986-08-25 | デジタルミキサ−回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6354071A true JPS6354071A (ja) | 1988-03-08 |
Family
ID=16369973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19717186A Pending JPS6354071A (ja) | 1986-08-25 | 1986-08-25 | デジタルミキサ−回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6354071A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6458111A (en) * | 1987-08-28 | 1989-03-06 | Sony Corp | Digital mixer |
JPH0453369A (ja) * | 1990-06-21 | 1992-02-20 | Matsushita Electric Ind Co Ltd | ディジタルミキサー回路 |
US5175623A (en) * | 1991-04-04 | 1992-12-29 | Jenison Timothy P | Method and apparatus for linear video mixer with digital control |
-
1986
- 1986-08-25 JP JP19717186A patent/JPS6354071A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6458111A (en) * | 1987-08-28 | 1989-03-06 | Sony Corp | Digital mixer |
JPH0453369A (ja) * | 1990-06-21 | 1992-02-20 | Matsushita Electric Ind Co Ltd | ディジタルミキサー回路 |
US5175623A (en) * | 1991-04-04 | 1992-12-29 | Jenison Timothy P | Method and apparatus for linear video mixer with digital control |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0196825B1 (en) | Scaling circuitry with truncation offset compensation | |
KR20010099676A (ko) | 교대로 양자화된 출력을 갖는 집적된 오디오 믹서 | |
JPH07112286B2 (ja) | 色相を補正するための装置 | |
EP0162499B1 (en) | Fading circuit for video signals | |
JPS6354071A (ja) | デジタルミキサ−回路 | |
GB2346497A (en) | Chrominance signal control and RGB transform unit | |
JPS63290413A (ja) | ディジタル信号処理回路 | |
JPH0450794B2 (ja) | ||
JP2503854B2 (ja) | 混合回路 | |
US4107670A (en) | Charge coupled digital to analog converter | |
JPH0294814A (ja) | A/d変換器 | |
JPH0338925A (ja) | デジタル/アナログ変換器 | |
JPH0453369A (ja) | ディジタルミキサー回路 | |
JPH01133424A (ja) | Da変換回路 | |
NL8300505A (nl) | Digitale signalen verwerkende schakeling. | |
JP2625750B2 (ja) | ディジタル混合器 | |
US5684483A (en) | Floating point digital to analog converter | |
JP3326099B2 (ja) | A/d−d/a変換器 | |
JP3016094B2 (ja) | 2重積分型ad変換器 | |
JPH0112453Y2 (ja) | ||
JPS6338917B2 (ja) | ||
JPS6037657B2 (ja) | Dpcm装置 | |
JPS58104528A (ja) | デジタル・アナログ変換器 | |
JP2574483B2 (ja) | 混合装置 | |
JPS61283281A (ja) | テレビジヨン映像信号特殊効果装置 |