JPS6353805A - 異方導電材料およびこれを用いた半導体装置の実装方法 - Google Patents

異方導電材料およびこれを用いた半導体装置の実装方法

Info

Publication number
JPS6353805A
JPS6353805A JP19844286A JP19844286A JPS6353805A JP S6353805 A JPS6353805 A JP S6353805A JP 19844286 A JP19844286 A JP 19844286A JP 19844286 A JP19844286 A JP 19844286A JP S6353805 A JPS6353805 A JP S6353805A
Authority
JP
Japan
Prior art keywords
resin
microcapsules
anisotropically conductive
conductive material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19844286A
Other languages
English (en)
Inventor
裕紀 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP19844286A priority Critical patent/JPS6353805A/ja
Publication of JPS6353805A publication Critical patent/JPS6353805A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、IC等の微細な電極を、基板に設けた電極
に取着ける際等に用いる電気接続用異方導電材料および
これを用いたIC等の素子の基板等への実装方法に関す
る。
〔従来の技術〕
電子機器の小型化、薄形化、貰密度化に伴い、各種部品
の高密度化が進み各種配線との接続部分の高密度化に対
応する接続材料の開発が強(望まれている。
この要望に答えるものの1つとして、近年、一定方向に
のみ導電性を有し、他方向には、電気的絶縁性を呈する
ようにした異方性導電膜を用いた接続方法が注目されて
いる。
(電子材料vow、23、No、7、P69〜73(1
984)特開昭60−262489号公報)。
これは、例えば、ゴムフィルム中に直径15μm前後の
金属粒子を一様に分散せしめてなる異方性導電膜を用い
るものである。
この例を、第5図によって説明すると、フレキシブルプ
リント基板51上の電極パターン52と、ガラス基板5
3上の電極パターン54との間に、この異方性導電膜5
5を挟み、約150℃の温度を加えながら圧着するだけ
で、両電極パターン間の接続がなされるというものであ
る。第5図(A)は、圧着前の状態を示し、同(B)は
加熱圧着後の状態を示している。
これは、この異方性導電膜中の金属粒子Mとして、鉛−
錫系(Pb−3n)の低融点ハンダが用いられており、
約150℃に加熱されるとこの金属粒子が溶け、これと
同時にゴムフィルムも溶けるようになっているからであ
る。加熱されると前記金属粒子Mが溶けて広がり、両基
板間の電気的接続が達成される。一方、加圧によって電
極間から押し出されたゴムは、隣接電極間に、各電極の
段差によってできる空間を埋める。従って、金属粒子M
の横方向は、絶縁性のゴムが充てんされて絶縁性を保ち
、両電極間は導電的な接続が行われる。これによれば、
5木/龍程度の密度に形成された電極パターン(ここで
は電極幅w、=io。
μm)に対しては、良好な分解能を示すことができる。
しかしながら、VLSI(超大規模集積回路)において
は、より高密度の多接点型+M(10本/璽■以上)が
用いられることが多(、例えば、20本/ mm程度の
分解能が必要とされる。
このためには、数μmオーダー以下の粒径の均一な導電
粒子が均一に分散されている必要があるが、微細な粒子
を膜中に均一に分散させることは難しく、第6図にaと
して示すように隣接粒子間でショートしてしまう場合や
、大径粒子の混入により隣接電極間のショート(b参照
)や、粒子の不存在による接続不良(C参照)等の問題
点が生じてしまい、10本/真餓以上の高分解能をこの
ような異方性導電膜で接続するのは困難であった。
そこで、本発明者らは先に、このような問題点を解決す
るため、導電性粒子を絶縁性高分子で被覆し、マイクロ
カプセル化した異方導電材料を提案した。(特願昭60
−217598号)。
これによれば導電粒子は、個々に表面が絶縁層で被覆さ
れることになり、この粒子を接続場所に供給するだけで
高密度・高分解能の接続が実現できる。
〔発明が解決しようとする問題点〕
しかしながら、導電粒子として、金属や、金属化合物を
用いた場合、粒径を均一化するのが困難であり、マイク
ロカプセル化された各粒子の粒径分布のばらつきが大で
あるため、得られる分解能は20本/l1以上と、満足
すべきものが得られたが、接続砥抗が高くなるなど、電
気的な接続信頼性に少し難点があるという問題点があっ
た。
また、このような異方導電マイクロカプセルを均一に接
続部に供給することも易いことではなく、その作業性に
問題点があった。
この発明は、このような点に鑑みてなされたものであり
、実装作業性の良い、また接続信頼性の高い異方導電材
料と、これを用いた半導体装置の実装方法を提供するこ
とを目的とする。
〔問題点を解決するための手段及び作用〕上述の問題点
を解決するため、この発明においては、球状の芯物質と
、導電性の中間層と、絶縁性の表面層を備えた異方導電
マイクロカプセルを、ベースフィルム上に固着して異方
導電材料とすることを特徴とする。また、この異方導電
材料を用い、加熱加圧により異方導電マイクロカプセル
 を、配線基板の必要個所のみに転写し、しかる後半与
体チップを固着し、実装することを特徴とする。
これによれば、粒径のそろった異方導電マイクロカプセ
ルが容易に得られ、その解像度を向上させることができ
ると共に、ボンディングに必要な個所のみに、きわめて
容易にマイクロカプセルを供給できるので、作業上の向
上およびコストの低減が図れる。
〔実施例〕 以下、この発明の実施例を図面を用いて説明する。
最初に、第2図、第3図を用いて、この発明に用いる異
方導電材料の素材である異方導電マイクロカプセルにつ
いて説明する。
この発明に用いる異方導電マイクロカプセルは、球形の
芯物質21と導電性の中間層22と、絶縁性の表面層を
備えた粒子から成る。
球形の芯物質21は、例えば、懸濁重合法により合成さ
れた球形のジビニルベンゼン樹脂より成る。この懸濁重
合法によれば、はぼ球形のものが得られるので、分級し
て粒径をそろえ10±0.2μm程に収めて芯物質21
とする。
ジビニルベンゼン樹脂は適宜アクリル・エステルで架橋
し、耐熱性、硬度等を調整する(第3図A参照)。
次いで、無電解メッキ法により、導電性の中間層22と
してニッケル層を形成する(第3図B参照)。ニッケル
メッキ層の膜厚は650±150人程度である。
最後に、上述の如くして形成された導電性粒子表面に、
スプレードライ法により、ポリブチレンテレフタレート
熱可塑性樹脂層からなる絶縁性の表面層23を形成して
マイクロカプセル化する(第2図参照)。表面層23の
厚さは、2.0±0゜5μm程度とする。
このようにして形成された、マイクロカプセルは、芯物
質の形成に際して、粒径の均一化が容易であるため、粒
径の分布が均一となる。
このようにして得られたマイクロカプセル20を、第1
図(A)に示すようにヘースフィルム1に中間層2を介
して一列に並べた形で一体化し、シート状の異方導電材
料10とする。ヘースフィルムは、適当な樹脂例えば、
ポリイミド樹脂製のフィルムとし、それに、シリコン又
はテフロン系樹脂の接合中間層2を設けておく。異方導
電材料    −10を得るには、マイクロカプセルの
表面層樹脂をとかさない適当な溶媒(分散媒)にマイク
ロカプセルを拡散し、これを、前記接合中間層2を設け
たベースフィルム上に沈降させ、乾燥して溶媒を飛ばせ
ば良い。溶媒へのマイクロカプセルの分散量を調整する
ことにより、ベースフィルム上に、マイクロカプセルを
一列にしかも高密度に配列させることができる。
次に、第1図を参照してこのようにして作られた異方導
電材料10を用いて電子部品、例えば、ICを実装する
方法を説明する。
まず、配線基板11のポンディングパッドBP、、BP
2が形成された領域に対向して異方導電材料10を配置
し、その上から熱圧着ヘンド4によって加熱加圧する。
これにより異方導電材料10のマイクロカプセル層3が
熱圧着ヘッドによって加熱加圧された部分だけ配線基板
11上に転写される。第1図(B)は、転写された状態
を示している。図に示すように、多数のボンディングバ
ンドBP、、BP2−を含む領域にマイクロカプセル2
0が転写されている。続いて、ボンディングバンドBP
、’、BP、′ ・・・を有する半導体チップ12をフ
ェースダウンとなるように載置し、半導体チップ12側
から加熱しつつ加圧する。
マイクロカプセル20は、第2図とともに説明したよう
に最外部に絶縁性の熱可塑性樹脂より成る表面層を有し
ているが、この加熱によりこの表面層が溶融状態となり
、さらに加圧されることによって、導電性の中間[22
が露出し、配線基板11上のボンディングバットBP、
、BP2−・と、半導体チップ12上のボンディングバ
ンドBP。
′、BP2′ −とを電気的に接続する(第1図(c)
参照)。
第1図(C)では、表面層23が各マイクロカプセルに
耐着しているように記載されているが、実際には、表面
層を形成していた樹脂は流動し、この樹脂中に中間層2
2を有する導電球がうめ込まれた状態になっている。
尚、この時、基板の厚さ、熱電導率、熱容量等の条件に
応じ、適宜基板を予熱しておく。
このようにして粒径の均一なマイクロカプセルによって
、従来の異方性導電膜では不可能であった20本/璽■
の接続も容易となり、フェースダウンで極めて簡単に高
分解能の電気的な接続が達成されうる。
このような工程によって接続した、この発明の異方導電
材料10のICチップの電極パ・ノド(150μm2、
最少間隔25μm)1個当たりのr−V特性を第4図に
、各種電気特性の測定結果を第1表に示す。
第1表 なお、lパッド当たりのマイクロカプセル数は平均10
0個程度であった。また、上記イメージセンサとサーマ
ルヘッドはいずれも当社製品駆vJ用のものであり、そ
れぞれ128bitと64bit、であり、電極面積は
、ともに150μm平方でありバンド間最少間隔は34
μmである。
本発明異方導電材料で、前記の如く、イメージセンサ、
サーマルヘッドの駆動ICを実装し、プラスチックパッ
ケージ後、以下(1)〜(7)の信頼性モードを確認し
た。
(1)高温高湿放置 85°C185%RH1,000
時間(2)高温放置     150℃   1,00
0 //(3)低温放置    −40℃   L 0
00〜(4)温度サイクル 一40℃−十105 °C3Q″r*八t−p   1
.0009イク)しく5)プレッシャークンカーテスト 121 ’C1100%RH12気圧、1 、000時
間(6)高温高湿動作 85°C190%RH動作 1
,000時間(7)可変周波振動 10〜55〜10H
2,1分/周朋、振幅1.5璽1.3方向(X−Y−Z
)各2時間なお、各図の材料物質としては、実施例で使
用した物質に限定されるものではなく、この他、芯物質
および表面層としては、フェノール樹脂、不飽和ポリエ
ステル樹脂、アルキド樹脂、キシレン樹脂、ユリャ樹脂
、メラミン樹脂、アリル樹脂、フラン樹脂、ポリエステ
ル樹脂、エポキシ樹脂、シリコーン樹脂、ポリアミド樹
脂、ポリアミド−イミド樹脂、ポリイミド樹脂、ポリウ
レタン樹脂、テフロン樹脂、ポリオレフィン樹脂、ベン
ゾグアナミン樹脂等の熱硬化性高分子、ポリエチレン樹
脂、ポリプロピレン樹脂、ポリブチレン樹脂、ポリメタ
クリル酸樹脂、メチル樹脂、ポリスチレン樹脂、アクリ
ロニトリル−スチレン樹脂、ポリスチレン樹脂、アクリ
ロニトリル−スチレン−フタジエン樹脂、ビニル樹脂、
ポリアミド樹脂、ポリエステル樹脂、ポリカーボネート
樹脂、ポリアセタール樹脂、アイオノマー樹脂、ポリエ
ーテルスルオン樹脂、ポリフェニルオキノド樹脂、ポリ
フェニレンスルファイド樹脂、ポリフェニレンオキシド
樹脂、芳香族ポリイミド樹脂、フッ素樹脂、塩化エーテ
ル樹脂、スチレン樹脂、塩化ビニリデン樹脂、ビニルカ
ルバゾール樹脂、ビニルブチラール樹脂、ビニルホルマ
ール樹脂、ビニルアセクール樹脂、ポリビニルアルコー
ル樹脂、酢酸ビニル樹脂、塩化ビニル樹脂、ポリアミド
酸樹脂、ポリエーテルイミド樹脂、ポリオレフィン樹脂
、ボリアリレー1〜樹脂、ポリスルホン樹脂、ポリエー
テルスルホン樹脂、ポリフェニレンサルファイド樹脂、
ポリ−4−メチル−1−ペンテン樹脂、ポリスルホン樹
脂、ポリウレタン樹脂、フェノール樹脂等の熱可塑性高
分子、エチルセルロース樹脂、酢酸セルロース樹脂等の
繊維素系樹脂、のうちから適宜選択組合わせ可能である
また、中間層としては、金、恨、銅、ニッケル、アルミ
ニウム等の金属およびこれら金属の化合物、IT○、ハ
ンダ等の金属化合物、導電性カーボン等の導電性無機化
合物及び、有機金属化合物等のR電性有機化合物等のう
ちから上下電挽基板の材質等に応じて適宜選択可能であ
る。
また、実施例では、中間層としての導電層の形成を無電
解メッキ法によって行ったが、中間層の形成は無電解メ
ッキ法の他、無電解メツキー電解メッキ法、真空蒸着等
、使用導電材料に応じて適宜選択可能である。また中間
層は一層に限定されず多層あるいは前記金属の合金であ
ってもよく被接続電極(BPI、 B pz )に応じ
て適宜選択可能である。その他気中懸濁被覆法、無機質
カプセル化法等、他の方法を用いても良いことはいうま
でもない。
ここで、芯物質と表面層とは同一物質を使用することも
可能であるが、芯物質の方が表面層よりもやや融点ある
いは軟化点が高くなるように重合度等を調整するのが望
ましい(通常数〜数十゛C)。
また、芯物質としては、球状に限らず、回転楕円形状で
あってもその大きさがそろってさえいればほぼ問題なく
使用できる。
実施例では、半導体装のため表面層として高融点の樹脂
を用いたが、液晶パネル実装の様な耐熱性のないものの
接続の場合、適時低融点の樹脂を適応すればよい。
半導実装用の表面層としては、次の熱的特性を有するこ
とが望ましい。即ち第7図に示す示差熱分析曲線(IO
TA曲線)において、(イ)の融解ピークの立上がりが
少なくとも150°C以上であること、融解ピークの立
下がり点(ロ)から300 ’Cの温度領域で酸化等の
変質が起こらないこと(発熱ピークが観測されないこと
)、室温(R’r)から(イ)の温度領域で団体である
こと、(ロ)〜300℃の温度領域で、溶融粘度が10
0OP (ポアズン)のオーダーまで低下すること(可
使範囲は0〜10000P)150℃で100時間放匿
しても劣化しないこと、などが上げられる。
また、表面層については、更に多層構造とすることも可
能であり、各層に夫々゛絶縁“、゛接着″、゛すペリ性
“等の機能を持たせ更に、良好な異方導電材料を得るこ
ともできる。(ここでマイクロカプセル表面の間の゛す
べり性″を調整することにより、単一層の形成を容易に
することができる。)また表面層を着色層とすることも
可能である。
更に、表面層の形成についても実施例で用いたスプレー
ドライ法の他、界面重合法、1nsitu重合法、液中
硬化被覆法等の化学的製法、コアセルヘーション法、気
中懸濁被覆法、真空蒸着被覆法、静電的合体法、融解分
散冷却法、無機質カッセル化法等の物理機械的製法、界
面沈澱法等の物理化学的製法等、によることも可能であ
る。
そして、マイクロカプセルの粒子径についても、目的に
応じ、1〜100μmの範囲で適宜選択可能である。
〔発明の効果] 以上説明したように、本発明の異方導電材料によれば球
形粒子の表面”に導電性の中間層を形成し、更に、その
外側を絶縁性の表面層で被覆してマイクロカプセル化し
ているため、導電粒子(すなわち、球形粒子とその表面
に形成られる導電層とからなる粒子であって導電性に寄
与するもの)の粒径と導電層の膜厚を均一化することが
できると共に任意に調整可能であり、極めて信頼性の高
い所定の分解能の異方導電接続の達成が可能となる。
ま1こ、ワイヤボンディング法やTAB(テープ・オー
トメーテツド・ボンディング)法に比べて占有面積が小
さい為、実装密度が高められ、薄型化が可能である。複
雑な電極パッド配置に対しても適応できるため、半導体
装置の設計上の制約が緩和でき、半導体装置を小型化で
きる。フリップ・チップ法等のように、バンブ形成等2
次加工が不要であり、歩留まりが高く、従って安価であ
る。また、はん用件に冨む、等々の優れた特性を有する
また、芯物質として、ジビニルベンゼン樹脂等の適度な
弾性および熱塑性を具えた樹脂を用いた場合には、加圧
によってICチップにクラックが発生したりすることも
な(、電極間の密着性が向上し、電気的接続の信頼性が
向上する。
さらに、芯IyJ質の粒径のコントロールおよび表面層
の膜厚のコントロールがいずれも容易であるため、分解
能のコントロールも容易となり、使用用途に応じたきめ
細かい選択が可能である。
さらに、この発明による実装方法によれば、マイクロカ
プセル層を、きわめて容易に、必要な個所を含めた比較
的狭い範囲に供給できるため、異方導電材料の使用効率
が高くなる。
【図面の簡単な説明】
第1図、第2図、第3図は、それぞれこの発明の詳細な
説明するための図、第4図はこの発明の特性を示す図、
第5図、第6図は、従来例を説明するための図、第7図
は、表面層の具(J’Hすべき特性を示す図である。 1・−・−ベースフィルム  2−−−−一接合中間層
3− マイクロカプセル層 4−・・−熱圧着ヘソド  10−・・・・異方導電材
料11 −−−−一配線基板   12−・−・−半導
体チノブ20−・マイクロカプセル 21−−−一芯      22−・中間層23 −一
一一一表面層 特許出願人 富士ゼロックス株式会社 代理人弁理士  山 谷 晧 榮 (C) 第1図 第2図 (A)            CB)第3図 (A) 第5図 α          b        c第6図

Claims (2)

    【特許請求の範囲】
  1. (1)球形の芯物質と、導電性の中間層と絶縁性の表面
    層を有する異方導電マイクロカプセルをベースフィルム
    上に固着したことを特徴とする異方導電材料。
  2. (2)ベースフィルム上に、芯物質と導電性の中間層と
    絶縁性の表面層より成る異方導電マイクロカプセルを固
    着した異方導電材料を配線基板のボンディング領域に配
    置し、該ボンディング領域に応じた大きさの熱圧着ヘッ
    ドによって、前記異方導電材料を加熱加圧し、異方導電
    マイクロカプセルを配線基板のボンディング領域に転写
    し、該ボンディング領域に半導体チップを載置し、その
    後加熱加圧して、半導体チップを固着するようにしたこ
    とを特徴とする半導体装置の実装方法。
JP19844286A 1986-08-25 1986-08-25 異方導電材料およびこれを用いた半導体装置の実装方法 Pending JPS6353805A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19844286A JPS6353805A (ja) 1986-08-25 1986-08-25 異方導電材料およびこれを用いた半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19844286A JPS6353805A (ja) 1986-08-25 1986-08-25 異方導電材料およびこれを用いた半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPS6353805A true JPS6353805A (ja) 1988-03-08

Family

ID=16391154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19844286A Pending JPS6353805A (ja) 1986-08-25 1986-08-25 異方導電材料およびこれを用いた半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPS6353805A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02103874A (ja) * 1988-10-11 1990-04-16 Stanley Electric Co Ltd 異方性導電膜
JPH02103875A (ja) * 1988-10-11 1990-04-16 Stanley Electric Co Ltd 異方性導電材
JPH02281082A (ja) * 1989-04-24 1990-11-16 Matsushita Electric Ind Co Ltd 印刷回路用ペーストおよび印刷回路の形成方法
JPH02302475A (ja) * 1989-05-18 1990-12-14 Matsushita Electric Ind Co Ltd 印刷回路用ペースト
JPH04115407A (ja) * 1990-09-03 1992-04-16 Soken Kagaku Kk 異方導電性接着剤組成物
JPH08249922A (ja) * 1995-10-31 1996-09-27 Hitachi Chem Co Ltd 被覆粒子
JP2004217781A (ja) * 2003-01-15 2004-08-05 Hitachi Chem Co Ltd 回路接続用異方導電性接着剤組成物、それを用いた回路端子の接続方法及び回路端子の接続構造体

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02103874A (ja) * 1988-10-11 1990-04-16 Stanley Electric Co Ltd 異方性導電膜
JPH02103875A (ja) * 1988-10-11 1990-04-16 Stanley Electric Co Ltd 異方性導電材
JPH02281082A (ja) * 1989-04-24 1990-11-16 Matsushita Electric Ind Co Ltd 印刷回路用ペーストおよび印刷回路の形成方法
JPH02302475A (ja) * 1989-05-18 1990-12-14 Matsushita Electric Ind Co Ltd 印刷回路用ペースト
JPH04115407A (ja) * 1990-09-03 1992-04-16 Soken Kagaku Kk 異方導電性接着剤組成物
JPH08249922A (ja) * 1995-10-31 1996-09-27 Hitachi Chem Co Ltd 被覆粒子
JP2004217781A (ja) * 2003-01-15 2004-08-05 Hitachi Chem Co Ltd 回路接続用異方導電性接着剤組成物、それを用いた回路端子の接続方法及び回路端子の接続構造体

Similar Documents

Publication Publication Date Title
JP2509053B2 (ja) 電子素子
US5667884A (en) Area bonding conductive adhesive preforms
CN100397963C (zh) 电子电路装置及其制造方法
JP3656768B2 (ja) 接続部材および該接続部材を用いた電極の接続構造並びに接続方法
JPH1050886A (ja) グリッドアレイ半導体パッケージへの導電ポリマボールの接着
JPS6353805A (ja) 異方導電材料およびこれを用いた半導体装置の実装方法
JPH0570750A (ja) 導電性接着剤
JP3581618B2 (ja) 導電性微粒子、異方性導電接着剤及び導電接続構造体
JP2000133050A (ja) 異方性導電膜及び導電接続構造体
JPS63102110A (ja) 異方導電体及びその製法
JPH053739B2 (ja)
JP4993877B2 (ja) 異方導電性接着シート及び微細接続構造体
JP4661914B2 (ja) 電極の接続方法
JP3679618B2 (ja) 絶縁被覆導電性微粒子、異方性導電接着剤及び導電接続構造体
JPS6386322A (ja) 導電異方性接着剤シ−ト
JPS63110506A (ja) 異方性導電シ−ト
JP2004006417A (ja) 接続部材及びこれを用いた電極の接続構造
JP4282097B2 (ja) 回路基板の接続方法、並びに接続構造体、及びそれに用いる接着フィルム
JP5143329B2 (ja) 回路接続体の作製方法
JP2001155540A (ja) 導電性微粒子、異方性導電接着剤及び導電接続構造体
JPH09306231A (ja) 導電性微粒子及び基板
JP4925405B2 (ja) 接続構造体の製造方法
JP3455602B2 (ja) 半導体素子実装基板の製造方法
JP4378788B2 (ja) Icチップの接続方法
JP3596572B2 (ja) 基板の接続方法