JPS6351590B2 - - Google Patents
Info
- Publication number
- JPS6351590B2 JPS6351590B2 JP56016356A JP1635681A JPS6351590B2 JP S6351590 B2 JPS6351590 B2 JP S6351590B2 JP 56016356 A JP56016356 A JP 56016356A JP 1635681 A JP1635681 A JP 1635681A JP S6351590 B2 JPS6351590 B2 JP S6351590B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- receiving element
- light
- terminal
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009825 accumulation Methods 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 6
- 229920006395 saturated elastomer Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 230000002146 bilateral effect Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Automatic Focus Adjustment (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は蓄積効果を利用した受光素子アレイの
各素子に蓄積した入射光量に対応する電荷を走査
して取り出す形式の光電変換装置、特にその蓄積
時間を入射光に関連する情報に従つて可変にした
光電変換装置に関する。
各素子に蓄積した入射光量に対応する電荷を走査
して取り出す形式の光電変換装置、特にその蓄積
時間を入射光に関連する情報に従つて可変にした
光電変換装置に関する。
蓄積効果を利用した受光素子アレイをカメラの
オートフオーカス装置等に利用するにおいては、
その利用する照度範囲が広いため、受光素子アレ
イの蓄積時間を一定とした方式では十分な照度範
囲が得られないだけでなく、照度によつて出力レ
ベルが変動するため、その処理回路が複雑となつ
ていた。
オートフオーカス装置等に利用するにおいては、
その利用する照度範囲が広いため、受光素子アレ
イの蓄積時間を一定とした方式では十分な照度範
囲が得られないだけでなく、照度によつて出力レ
ベルが変動するため、その処理回路が複雑となつ
ていた。
そこで入射光に関連する情報に従つて受光素子
の蓄積時間を可変にする方式が提案されている。
例えば特開昭51−140510号公報では、蓄積効果に
より入射光の情報を蓄積する受光素子アレイと該
受光素子アレイを順次走査する回路と該受光素子
アレイに沿つて各素子に入射する光の強さの平均
値に対応する信号を発生する検出器とを含む光電
変換ブロツクと、前記ブロツクの検出器出力に対
応する周波数で出力を発生する回路と、前記発振
回路出力を走査信号を変換する回路とを含み、前
記変換ブロツクに入射する光の平均値が大きいと
きは比較的速い走査速度で走査することにより各
素子の動作領域が飽和レベルに達しないようにし
て各素子の情報を順次取り出すように構成してあ
る。
の蓄積時間を可変にする方式が提案されている。
例えば特開昭51−140510号公報では、蓄積効果に
より入射光の情報を蓄積する受光素子アレイと該
受光素子アレイを順次走査する回路と該受光素子
アレイに沿つて各素子に入射する光の強さの平均
値に対応する信号を発生する検出器とを含む光電
変換ブロツクと、前記ブロツクの検出器出力に対
応する周波数で出力を発生する回路と、前記発振
回路出力を走査信号を変換する回路とを含み、前
記変換ブロツクに入射する光の平均値が大きいと
きは比較的速い走査速度で走査することにより各
素子の動作領域が飽和レベルに達しないようにし
て各素子の情報を順次取り出すように構成してあ
る。
この方式によれば、受光素子アレイの平均レベ
ルが変動しても、通常はダイナミツクレンジ内で
有効に各素子の情報を取り出すことができる。し
かしながら、この提案においては、受光素子アレ
イ上の数ビツトに明るい光が、その他のビツトに
は暗い光が投影されると、平均レベルは暗い光に
よつて決定され、蓄積時間は長くなり、明るい光
があたる数ビツトが飽和するという欠点がある。
ルが変動しても、通常はダイナミツクレンジ内で
有効に各素子の情報を取り出すことができる。し
かしながら、この提案においては、受光素子アレ
イ上の数ビツトに明るい光が、その他のビツトに
は暗い光が投影されると、平均レベルは暗い光に
よつて決定され、蓄積時間は長くなり、明るい光
があたる数ビツトが飽和するという欠点がある。
本発明は上記に鑑みてなされたもので、蓄積効
果を利用した受光素子アレイの各素子に蓄積した
入射光量に対応する電荷を走査して取り出す形式
の光電変換装置、特にその蓄積時間を入射光に関
連する情報に従つて可変した光電変換装置を、簡
便なる回路構成にて提供するとともに上記欠点を
改良することを目的とする。
果を利用した受光素子アレイの各素子に蓄積した
入射光量に対応する電荷を走査して取り出す形式
の光電変換装置、特にその蓄積時間を入射光に関
連する情報に従つて可変した光電変換装置を、簡
便なる回路構成にて提供するとともに上記欠点を
改良することを目的とする。
以下、図面に基いて本発明の実施例を説明す
る。
る。
第１図は本発明の一実施例を示すブロツク図で
ある。第１図において、１は光電変換部であり、
シフトレジスタ２、MOSスイツチアレイ３、受
光素子アレイ４、受光素子５により構成される。
光電変換部１において、斜線で示す受光素子アレ
イ４及び受光素子５が光を感ずる部分であり、他
はアルミマスクで遮光されている。受光素子５の
出力Ｍはコンパレータ９の非反転入力端子に入力
され、該コンパレータ９の反転入力端子はトラン
スフアースイツチ１０のコモン端子ａに接続され
る。図示しない電源の端子VDDより定電流源１
１、抵抗１２、抵抗１３が直列に接続され、定電
流源１１と抵抗１２の接続点はトランスフアスイ
ツチ１０のｂ端子に、抵抗１２と抵抗１３の接続
点はトランスフアスイツチ１０のｃ端子に接続さ
れる。コンパレータ９の出力MOはクロツク発生
回路７に入力され、該クロツク発生回路７は光電
変換部１に駆動パルスφA、φB、Shunt、ASを出力
する。又該クロツク発生回路７の出力ASはｎチ
ヤンネルMOSFETで構成されるシヤントスイツ
チ６のゲートに入力され、シヤントスイツチ６の
ドレインは前記受光素子５に接続される。受光素
子アレイ４の出力Videoはサチユレーシヨン検出
回路８に入力され、該サチユレーシヨン検出回路
８の出力は前記トランスフアースイツチ１０の制
御入力となる。
ある。第１図において、１は光電変換部であり、
シフトレジスタ２、MOSスイツチアレイ３、受
光素子アレイ４、受光素子５により構成される。
光電変換部１において、斜線で示す受光素子アレ
イ４及び受光素子５が光を感ずる部分であり、他
はアルミマスクで遮光されている。受光素子５の
出力Ｍはコンパレータ９の非反転入力端子に入力
され、該コンパレータ９の反転入力端子はトラン
スフアースイツチ１０のコモン端子ａに接続され
る。図示しない電源の端子VDDより定電流源１
１、抵抗１２、抵抗１３が直列に接続され、定電
流源１１と抵抗１２の接続点はトランスフアスイ
ツチ１０のｂ端子に、抵抗１２と抵抗１３の接続
点はトランスフアスイツチ１０のｃ端子に接続さ
れる。コンパレータ９の出力MOはクロツク発生
回路７に入力され、該クロツク発生回路７は光電
変換部１に駆動パルスφA、φB、Shunt、ASを出力
する。又該クロツク発生回路７の出力ASはｎチ
ヤンネルMOSFETで構成されるシヤントスイツ
チ６のゲートに入力され、シヤントスイツチ６の
ドレインは前記受光素子５に接続される。受光素
子アレイ４の出力Videoはサチユレーシヨン検出
回路８に入力され、該サチユレーシヨン検出回路
８の出力は前記トランスフアースイツチ１０の制
御入力となる。
第１図構成における動作を第２図、第３図、第
４図、第５図を参照して説明する。まず第５図は
第１図におけるクロツク発生回路７の具体例であ
る。第５図において抵抗７−１、コンデンサ７−
２、インバータ７−３及び７−４は発振回路を構
成するもので、抵抗７−１の抵抗値とコンデンサ
７−２の容量により発振周波数が決定される。該
発振回路出力はインバータ７−５を介して分周回
路７−６，７−７，７−８，７−９，７−１０に
入力される。分周回路７−１０の出力はＤフリ
ツプフロツプ７−１１のクロツク端子ｃに出力さ
れ、該Ｄフリツプフロツプ７−１１のＱ出力は前
記分周回路７−６，７−７，７−８，７−９，７
−１０のリセツト端子Ｒに入力される。また前記
コンパレータ８の出力MOとＤフリツプフロツプ
７−１１のＱ出力はAND回路７−１２に入力さ
れ、該AND回路７−１２の出力はＤフリツプフ
ロツプ７−１１のリセツト端子Ｒに入力される。
NAND回路７−１３，７−１４、AND回路７−
１５、OR回路７−１６、インバータ７−１７，
７−１８によりφA、φB、AS、Shuntパルスが作ら
れる。
４図、第５図を参照して説明する。まず第５図は
第１図におけるクロツク発生回路７の具体例であ
る。第５図において抵抗７−１、コンデンサ７−
２、インバータ７−３及び７−４は発振回路を構
成するもので、抵抗７−１の抵抗値とコンデンサ
７−２の容量により発振周波数が決定される。該
発振回路出力はインバータ７−５を介して分周回
路７−６，７−７，７−８，７−９，７−１０に
入力される。分周回路７−１０の出力はＤフリ
ツプフロツプ７−１１のクロツク端子ｃに出力さ
れ、該Ｄフリツプフロツプ７−１１のＱ出力は前
記分周回路７−６，７−７，７−８，７−９，７
−１０のリセツト端子Ｒに入力される。また前記
コンパレータ８の出力MOとＤフリツプフロツプ
７−１１のＱ出力はAND回路７−１２に入力さ
れ、該AND回路７−１２の出力はＤフリツプフ
ロツプ７−１１のリセツト端子Ｒに入力される。
NAND回路７−１３，７−１４、AND回路７−
１５、OR回路７−１６、インバータ７−１７，
７−１８によりφA、φB、AS、Shuntパルスが作ら
れる。
第５図における動作を第４図のタイムシーケン
ス図を参照して説明する。初期状態において、
MO端子はLow、Ｄフリツプフロツプ７−１１の
Ｑ出力はHigh状態にあり、この状態において分
周回路７−６，７−７，７−８，７−９，７−１
０はリセツト状態となつている。ここでMO端子
がHighとなると、Ｄフリツプフロツプ７−１１
がリセツトされると共に、分周回路７−６，７−
７，７−８，７−９，７−１０のリセツトは解除
され、前記発振回路の出力は分周され、第４図に
示すφA、φB、Shunt、ASのパルスが作られる。分
周回路７−１０の出力がLowからHighとなる
と、Ｄフリツプフロツプ７−１１はトリガーされ
Ｑ出力がHighとなつて、分周回路７−６，…７
−１０はリセツトされ初期状態となる。
ス図を参照して説明する。初期状態において、
MO端子はLow、Ｄフリツプフロツプ７−１１の
Ｑ出力はHigh状態にあり、この状態において分
周回路７−６，７−７，７−８，７−９，７−１
０はリセツト状態となつている。ここでMO端子
がHighとなると、Ｄフリツプフロツプ７−１１
がリセツトされると共に、分周回路７−６，７−
７，７−８，７−９，７−１０のリセツトは解除
され、前記発振回路の出力は分周され、第４図に
示すφA、φB、Shunt、ASのパルスが作られる。分
周回路７−１０の出力がLowからHighとなる
と、Ｄフリツプフロツプ７−１１はトリガーされ
Ｑ出力がHighとなつて、分周回路７−６，…７
−１０はリセツトされ初期状態となる。
次に第２図は第１図における光電変換部１の具
体例である。第２図において、２は第１図に示し
たシフトレジスタである。第１図におけるMOS
スイツチアレイ３はｎチヤンネルMOSFET３−
１，３−２，３−３…３−（ｎ−１），３−ｎによ
り構成され、受光素子アレイ４は受光素子４−
１，４−２，４−３…４−（ｎ−１），４−ｎによ
り構成される。３０はｎチヤンネルMOSFET
で、Shuntパルスを入力としてVideoラインをリ
セツトする。５は受光素子であり、そのカソード
はVDDに接続されている。シフトレジスタ２は、
公知の如くφA、φB２相パルスで作動し、スター
トパルスASが印加されることによりｎチヤンネ
ルMOSFET３−１，３−２，３−３…３−（ｎ
−１），３−ｎを順次onとして、受光素子４−
１，４−２，４−３…４−（ｎ−１），４−ｎに蓄
積された電荷を順次走査して取り出す。ｎチヤン
ネルMOSFET３０はShuntパルスがHighの時on
となりVideoラインをリセツトする。Video出力
は第４図に示される通りであり、スタートパルス
ASの間隔が各受光素子４−１，４−２，４−３
…４−（ｎ−１），４−ｎに電荷が蓄積される時
間、すなわち蓄積時間〔tC〕となる。
体例である。第２図において、２は第１図に示し
たシフトレジスタである。第１図におけるMOS
スイツチアレイ３はｎチヤンネルMOSFET３−
１，３−２，３−３…３−（ｎ−１），３−ｎによ
り構成され、受光素子アレイ４は受光素子４−
１，４−２，４−３…４−（ｎ−１），４−ｎによ
り構成される。３０はｎチヤンネルMOSFET
で、Shuntパルスを入力としてVideoラインをリ
セツトする。５は受光素子であり、そのカソード
はVDDに接続されている。シフトレジスタ２は、
公知の如くφA、φB２相パルスで作動し、スター
トパルスASが印加されることによりｎチヤンネ
ルMOSFET３−１，３−２，３−３…３−（ｎ
−１），３−ｎを順次onとして、受光素子４−
１，４−２，４−３…４−（ｎ−１），４−ｎに蓄
積された電荷を順次走査して取り出す。ｎチヤン
ネルMOSFET３０はShuntパルスがHighの時on
となりVideoラインをリセツトする。Video出力
は第４図に示される通りであり、スタートパルス
ASの間隔が各受光素子４−１，４−２，４−３
…４−（ｎ−１），４−ｎに電荷が蓄積される時
間、すなわち蓄積時間〔tC〕となる。
次に第１図におけるサチユレーシヨン検出回路
８及びトランスフアスイツチ１０の具体例を第３
図により説明する。
８及びトランスフアスイツチ１０の具体例を第３
図により説明する。
第３図において、８−１は高入力インピーダン
ス演算増巾器で、その非反転入力端子には前記
Video出力が入力され、抵抗８−３，８−２によ
り非反転増巾器が構成される。該高入力インピー
ダンス演算増巾器８−１の出力はコンパレータ８
−４の非反転入力端子に入力され、コンパレータ
８−４の反転入力は電源VDDを分圧する抵抗８−
５，８−６の接続点に接続される。該コンパレー
タ８−４の出力はＤフリツプフロツプ８−７のク
ロツク端子Ｃに入力される該Ｄフリツプフロツプ
８−７のＲ端子には前記スタートパルスASの信
号が、Ｄ端子は電源VDDに接続される。該Ｄフリ
ツプフロツプ８−７のＱ端子はトランスフアース
イツチ１０に入力される。トランスフアースイツ
チ１０はバイラテラルスイツチ１０−１，１０−
２及びインバータ１０−３で構成され、前記Ｄフ
リツプフロツプ８−７のＱ出力がLowのときは、
バイラテラルスイツチ１０−１がon、１０−２
がoffとなり、ａ−ｂ端子が導通となる。又Ｄフ
リツプフロツプ８−７のＱ出力がHighのときは、
ａ−ｃ端子が導通となる。
ス演算増巾器で、その非反転入力端子には前記
Video出力が入力され、抵抗８−３，８−２によ
り非反転増巾器が構成される。該高入力インピー
ダンス演算増巾器８−１の出力はコンパレータ８
−４の非反転入力端子に入力され、コンパレータ
８−４の反転入力は電源VDDを分圧する抵抗８−
５，８−６の接続点に接続される。該コンパレー
タ８−４の出力はＤフリツプフロツプ８−７のク
ロツク端子Ｃに入力される該Ｄフリツプフロツプ
８−７のＲ端子には前記スタートパルスASの信
号が、Ｄ端子は電源VDDに接続される。該Ｄフリ
ツプフロツプ８−７のＱ端子はトランスフアース
イツチ１０に入力される。トランスフアースイツ
チ１０はバイラテラルスイツチ１０−１，１０−
２及びインバータ１０−３で構成され、前記Ｄフ
リツプフロツプ８−７のＱ出力がLowのときは、
バイラテラルスイツチ１０−１がon、１０−２
がoffとなり、ａ−ｂ端子が導通となる。又Ｄフ
リツプフロツプ８−７のＱ出力がHighのときは、
ａ−ｃ端子が導通となる。
第３図の動作を述べると、受光素子アレイ４の
出力Videoは高入力インピーダンス増巾器８−１
により増巾される。その増巾された出力VDは抵
抗８−５及び８−６により分圧される電圧VEと
コンパレータ８−４により比較され、VD≦VEな
る条件においてはコンパレータ８−４の出力は
Lowであり、VD＞VEなる条件においてはコンパ
レータ８−４の出力はHighとなる。抵抗８−５
と８−６の接続点の電圧VEをVideo出力の飽和電
圧（あるいは高入力インピーダンス増巾器８−１
の飽和電圧）より若干低く設定すれば、Video出
力が飽和した瞬間に、コンパレータ８−４の出力
はHighとなり、Ｄフリツプフロツプ８−７はト
リガーされてＱ出力はLowからHighとなる。又
Ｄフリツプフロツプ８−７はスタートパルスAS
の信号によりリセツトされＱ出力はLowとなる。
前記Ｄフリツプフロツプ８−７のＱ出力がLow
からHighとなると、トランスフアースイツチ１
０はａ−ｂ間導通からａ−ｃ間導通に切換る。
出力Videoは高入力インピーダンス増巾器８−１
により増巾される。その増巾された出力VDは抵
抗８−５及び８−６により分圧される電圧VEと
コンパレータ８−４により比較され、VD≦VEな
る条件においてはコンパレータ８−４の出力は
Lowであり、VD＞VEなる条件においてはコンパ
レータ８−４の出力はHighとなる。抵抗８−５
と８−６の接続点の電圧VEをVideo出力の飽和電
圧（あるいは高入力インピーダンス増巾器８−１
の飽和電圧）より若干低く設定すれば、Video出
力が飽和した瞬間に、コンパレータ８−４の出力
はHighとなり、Ｄフリツプフロツプ８−７はト
リガーされてＱ出力はLowからHighとなる。又
Ｄフリツプフロツプ８−７はスタートパルスAS
の信号によりリセツトされＱ出力はLowとなる。
前記Ｄフリツプフロツプ８−７のＱ出力がLow
からHighとなると、トランスフアースイツチ１
０はａ−ｂ間導通からａ−ｃ間導通に切換る。
以上光電変換部１、クロツク発生回路７、サチ
ユレーシヨン検出回路８、トランスフアースイツ
チ１０の動作を明確にした上で第１図の動作を説
明する。
ユレーシヨン検出回路８、トランスフアースイツ
チ１０の動作を明確にした上で第１図の動作を説
明する。
前記動作によつて得られるVideo出力は公知の
如く、受光素子アレイ４の各受光素子にあたる照
度と蓄積時間の積に比例し、照度と受光素子アレ
イ４の各受光素子の光電流は比例するから VO(k)＝K1・iP(k)・tC ………(1) VO(k)：ｋビツトのビデオ出力 iP(k)：ｋビツト目の光電流 tC：蓄積時間 K1：比例定数 となる。
如く、受光素子アレイ４の各受光素子にあたる照
度と蓄積時間の積に比例し、照度と受光素子アレ
イ４の各受光素子の光電流は比例するから VO(k)＝K1・iP(k)・tC ………(1) VO(k)：ｋビツトのビデオ出力 iP(k)：ｋビツト目の光電流 tC：蓄積時間 K1：比例定数 となる。
一方、蓄積時間を制御するためのスタートパル
スASを作るための信号MOは受光素子５、シヤン
トスイツチ６、コンパレータ９、定電流源１１、
抵抗１２，１３、トランスフアスイツチ１０によ
り作られる。まずスタートパルスASがHighとな
ると、シヤントスイツチ６がonとなり、Ｍ端子
はGND電位となる。次にスタートパルスASが
Lowとなると、Ｍ端子は上昇する。ここで受光
素子５の光電流をiPMとすれば受光素子５の出力
電圧VMは VM＝iPM・ｔ／CM ………(2) ｔ：スタートパルスASがLowとなつてからの時
間 CM：Ｍ端子の容量 となる。ここでCMはＭ端子の容量であり、受光
素子５の接合容量、シヤントスイツチ６のドレイ
ン・ソース間容量及びその他の浮遊容量の和であ
る。
スASを作るための信号MOは受光素子５、シヤン
トスイツチ６、コンパレータ９、定電流源１１、
抵抗１２，１３、トランスフアスイツチ１０によ
り作られる。まずスタートパルスASがHighとな
ると、シヤントスイツチ６がonとなり、Ｍ端子
はGND電位となる。次にスタートパルスASが
Lowとなると、Ｍ端子は上昇する。ここで受光
素子５の光電流をiPMとすれば受光素子５の出力
電圧VMは VM＝iPM・ｔ／CM ………(2) ｔ：スタートパルスASがLowとなつてからの時
間 CM：Ｍ端子の容量 となる。ここでCMはＭ端子の容量であり、受光
素子５の接合容量、シヤントスイツチ６のドレイ
ン・ソース間容量及びその他の浮遊容量の和であ
る。
定電流源１１の電流値をi1とし、抵抗１２の抵
抗値をR2、抵抗１３の抵抗値をR1とすれば、ト
ランスフアスイツチ１０のｂ端子電圧VBは VB＝i1（R1＋R2） ………(3) となり、トランスフアスイツチ１０のｃ端子電圧
VCは VC＝i1・R1 ………(4) となる。トランスフアスイツチ１０のａ端子がｂ
端子に接続された条件においては、前記(2)式で与
えられた受光素子５の出力電圧が(3)式で与えられ
る電圧に達したとき、コンパレータ９はLowか
らHighとなり、反転までの時間t1は(2)、(3)式よ
り t1＝CM・i1（R1＋R2）／iPM ………(5) となる。またトランスフアスイツチ１０のａ端子
がｃ端子に接続された条件においては、反転まで
の時間t2は t2＝CM・i1・R1／iPM ………(6) となる。ここでR1／（R1＋R2）＝αとおけば t2＝α・t1 ………(7) となる。この時間t1，t2は前記スタートパルスAS
の周期を決定するものであり、受光素子アレイの
蓄積時間tCに等しいから、トランスフアスイツチ
１０のａ端子がｂ端子に接続された条件では、ビ
デオ出力は VO(k)＝K1・iP(k)・CM・i1（R1＋R2）／iPM ………(8) で与えられ、CMは定数、i1、R1、R2を任意に設
定すれば VO(k)＝K2・iP(k)／iPM ………(9) K2＝K1・CM・i1（R1＋R2） となる。ここで受光素子アレイ４の各ビツトの光
電流iP(k)と受光素子５の光電流iPMとの関係は iPM≒K3o 〓k=1 iP(k) ………(10) K3：定数 ｎ：定数（受光素子アレイ４のビツト数） で与えられ、これを(9)式に代入すれば VO(k)＝K4・iP(k)／o 〓k=1 iP(k) ………(11) K4＝K2／K3 となる。トランスフアスイツチ１０のａ端子がｃ
端子に接続された条件においては、ビデオ出力
VO(k)′は VO(k)′＝α・VO(k) ＝α・K4・iP(k)／o 〓k=1 iP(k) (12) となる。
抗値をR2、抵抗１３の抵抗値をR1とすれば、ト
ランスフアスイツチ１０のｂ端子電圧VBは VB＝i1（R1＋R2） ………(3) となり、トランスフアスイツチ１０のｃ端子電圧
VCは VC＝i1・R1 ………(4) となる。トランスフアスイツチ１０のａ端子がｂ
端子に接続された条件においては、前記(2)式で与
えられた受光素子５の出力電圧が(3)式で与えられ
る電圧に達したとき、コンパレータ９はLowか
らHighとなり、反転までの時間t1は(2)、(3)式よ
り t1＝CM・i1（R1＋R2）／iPM ………(5) となる。またトランスフアスイツチ１０のａ端子
がｃ端子に接続された条件においては、反転まで
の時間t2は t2＝CM・i1・R1／iPM ………(6) となる。ここでR1／（R1＋R2）＝αとおけば t2＝α・t1 ………(7) となる。この時間t1，t2は前記スタートパルスAS
の周期を決定するものであり、受光素子アレイの
蓄積時間tCに等しいから、トランスフアスイツチ
１０のａ端子がｂ端子に接続された条件では、ビ
デオ出力は VO(k)＝K1・iP(k)・CM・i1（R1＋R2）／iPM ………(8) で与えられ、CMは定数、i1、R1、R2を任意に設
定すれば VO(k)＝K2・iP(k)／iPM ………(9) K2＝K1・CM・i1（R1＋R2） となる。ここで受光素子アレイ４の各ビツトの光
電流iP(k)と受光素子５の光電流iPMとの関係は iPM≒K3o 〓k=1 iP(k) ………(10) K3：定数 ｎ：定数（受光素子アレイ４のビツト数） で与えられ、これを(9)式に代入すれば VO(k)＝K4・iP(k)／o 〓k=1 iP(k) ………(11) K4＝K2／K3 となる。トランスフアスイツチ１０のａ端子がｃ
端子に接続された条件においては、ビデオ出力
VO(k)′は VO(k)′＝α・VO(k) ＝α・K4・iP(k)／o 〓k=1 iP(k) (12) となる。
(11)式から解る如く、Video出力の平均値は受光
素子アレイ上の光の強さに関係なく常に一定とな
り広範囲の照度範囲で作動可能となる。次に、受
光素子アレイ上の数ビツトに明るい光が、その他
のビツトには暗い光が投影されると、その平均値
が一定となる様に作動するため、明るい光のあた
る数ビツトが飽和する。この飽和はサチユレーシ
ヨン検出回路８により検出され、前記トランスフ
アスイツチ１０のａ端子はｃ端子に接続される。
これによりVideo出力は(12)式に示した如くａ端子
がｂ端子に接続された条件のα倍となる。α＜１
であるからVideoの出力は飽和しない。
素子アレイ上の光の強さに関係なく常に一定とな
り広範囲の照度範囲で作動可能となる。次に、受
光素子アレイ上の数ビツトに明るい光が、その他
のビツトには暗い光が投影されると、その平均値
が一定となる様に作動するため、明るい光のあた
る数ビツトが飽和する。この飽和はサチユレーシ
ヨン検出回路８により検出され、前記トランスフ
アスイツチ１０のａ端子はｃ端子に接続される。
これによりVideo出力は(12)式に示した如くａ端子
がｂ端子に接続された条件のα倍となる。α＜１
であるからVideoの出力は飽和しない。
第６図は第１図の動作説明図である。第６図に
おいて、スタートパルスASが出力されると、受
光素子アレイ４よりVideo信号が出力される。
Video（VO1）が飽和レベルVEを越えると、Ｄフ
リツプフロツプ８−７のＱ出力がHighとなり、
コンパレータ９の非反転入力電圧VAはVCに等し
くなる。そのため(12)式に示したように次のVideo
出力VO2は前記α＝0.5と仮定すればVO2＝VO1／２
となり飽和レベルVE以下となり、コンパレータ
９の非反転入力電圧VAはVBに等しくなり、蓄積
時間はt1（＝2t2）と長くなり、次のVideo出力VO3
は飽和する。すなわちVideo出力は飽和と非飽和
をくり返す。Ｄフリツプフロツプ８−７のＱ出力
がHighのときのVideo出力を無視する構成とす
れば、すべて非飽和すなわち能動領域のVideo出
力が得られる。例えば自動焦点カメラなどの被写
体のコントラスト検出等に本発明を応用すれば、
本来、Video出力が飽和すると、コントラスト出
力は正確な情報が得られないが、本発明の如く、
飽和、非飽和交互のVideo出力が得られ、非飽和
のみのコントラスト出力を処理すれば、正確なコ
ントラストが得られる。
おいて、スタートパルスASが出力されると、受
光素子アレイ４よりVideo信号が出力される。
Video（VO1）が飽和レベルVEを越えると、Ｄフ
リツプフロツプ８−７のＱ出力がHighとなり、
コンパレータ９の非反転入力電圧VAはVCに等し
くなる。そのため(12)式に示したように次のVideo
出力VO2は前記α＝0.5と仮定すればVO2＝VO1／２
となり飽和レベルVE以下となり、コンパレータ
９の非反転入力電圧VAはVBに等しくなり、蓄積
時間はt1（＝2t2）と長くなり、次のVideo出力VO3
は飽和する。すなわちVideo出力は飽和と非飽和
をくり返す。Ｄフリツプフロツプ８−７のＱ出力
がHighのときのVideo出力を無視する構成とす
れば、すべて非飽和すなわち能動領域のVideo出
力が得られる。例えば自動焦点カメラなどの被写
体のコントラスト検出等に本発明を応用すれば、
本来、Video出力が飽和すると、コントラスト出
力は正確な情報が得られないが、本発明の如く、
飽和、非飽和交互のVideo出力が得られ、非飽和
のみのコントラスト出力を処理すれば、正確なコ
ントラストが得られる。
以上本発明によれば、Video出力の飽和を検出
して蓄積時間を短くしてVideo出力を非飽和とす
るため、あらゆる照度差の光情報に対しても飽和
レベルに達しない情報が得られるので、装置の適
応範囲が広くなるとともに、正確な情報が得ら
れ、その効果大である。なお明細書においてシフ
トレジスタ２、MOSスイツチアレイ３、受光素
子アレイ４をMOSタイプにより説明したがCCD
等も使用可能である。
して蓄積時間を短くしてVideo出力を非飽和とす
るため、あらゆる照度差の光情報に対しても飽和
レベルに達しない情報が得られるので、装置の適
応範囲が広くなるとともに、正確な情報が得ら
れ、その効果大である。なお明細書においてシフ
トレジスタ２、MOSスイツチアレイ３、受光素
子アレイ４をMOSタイプにより説明したがCCD
等も使用可能である。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図における光電変換部１の具体例を
示す図、第３図は第１図におけるサチユレーシヨ
ン検出回路８及びトランスフアスイツチ１０の具
体例を示す図、第４図はクロツク発生回路７のタ
イミングチヤート、第５図は第１図におけるクロ
ツク発出回路７の具体例を示す図、第６図は第１
図の動作説明図である。 １：光電変換部、２：シフトレジスタ、３：
MOSスイツチアレイ、４：受光素子アレイ、
５：受光素子、６：シヤントスイツチ、７：クロ
ツク発生回路、８：サチユレーシヨン検出回路、
９：コンパレータ、１０：トランスフアースイツ
チ、１１：定電流源、１２，１３：抵抗、３０，
３−１〜３−ｎ：ｎチヤンネルMOSFET、４−
１〜４−ｎ：受光素子、８−１：高入力インピー
ダンス演算増巾器、８−４：コンパレータ、８−
７：Ｄフリツプフロツプ、１０−１〜１０−２：
バイラテラルスイツチ、７−６〜７−１１：Ｄフ
リツプフロツプ。
第２図は第１図における光電変換部１の具体例を
示す図、第３図は第１図におけるサチユレーシヨ
ン検出回路８及びトランスフアスイツチ１０の具
体例を示す図、第４図はクロツク発生回路７のタ
イミングチヤート、第５図は第１図におけるクロ
ツク発出回路７の具体例を示す図、第６図は第１
図の動作説明図である。 １：光電変換部、２：シフトレジスタ、３：
MOSスイツチアレイ、４：受光素子アレイ、
５：受光素子、６：シヤントスイツチ、７：クロ
ツク発生回路、８：サチユレーシヨン検出回路、
９：コンパレータ、１０：トランスフアースイツ
チ、１１：定電流源、１２，１３：抵抗、３０，
３−１〜３−ｎ：ｎチヤンネルMOSFET、４−
１〜４−ｎ：受光素子、８−１：高入力インピー
ダンス演算増巾器、８−４：コンパレータ、８−
７：Ｄフリツプフロツプ、１０−１〜１０−２：
バイラテラルスイツチ、７−６〜７−１１：Ｄフ
リツプフロツプ。
Claims (1)
- 【特許請求の範囲】 １ 蓄積効果により入射光の情報を蓄積する受光
素子アレイ４と、該受光素子アレイ４を順次走査
する回路２，３と、前記受光素子アレイ４に並設
された受光素子５とを備えた光電変換装置におい
て、 前記受光素子アレイ４のVideo出力の飽和を検
出するサチユレーシヨン検出回路８と、 該サチユレーシヨン検出回路８の出力により前
記受光素子アレイ４の蓄積時間決定用の基準値
VAを可変する基準値可変回路１０，１１，１２，
１３と、 前記受光素子５の光電出力VMと前記基準値可
変回路１０，１１，１２，１３の基準値VAとを
比較するコンパレータ９と、 該コンパレータ９の比較結果MOにより前記受
光素子アレイ４の蓄積時間tCを可変する回路７
と、 を設けたことを特徴とする光電変換装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56016356A JPS57131178A (en) | 1981-02-06 | 1981-02-06 | Photoelectric converting device |
| US06/345,122 US4479062A (en) | 1981-02-06 | 1982-02-02 | Photo-electric conversion device with accumulation time control |
| GB8203093A GB2093988B (en) | 1981-02-06 | 1982-02-03 | Avoiding saturation in photoelectric conversion devices |
| DE3203967A DE3203967C2 (de) | 1981-02-06 | 1982-02-05 | Photoelektrische Wandlereinrichtung |
| US06/593,991 US4544848A (en) | 1981-02-06 | 1984-03-27 | Photo-electric conversion device with accumulation time control and leakage current compensation |
| GB08412327A GB2138130B (en) | 1981-02-06 | 1984-05-15 | Photoelectric conversion device with leakage current compensation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56016356A JPS57131178A (en) | 1981-02-06 | 1981-02-06 | Photoelectric converting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57131178A JPS57131178A (en) | 1982-08-13 |
| JPS6351590B2 true JPS6351590B2 (ja) | 1988-10-14 |
Family
ID=11914063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56016356A Granted JPS57131178A (en) | 1981-02-06 | 1981-02-06 | Photoelectric converting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57131178A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3700219B2 (ja) * | 1995-11-08 | 2005-09-28 | 株式会社ニコン | 焦点検出装置、および焦点検出装置の調整方法 |
| JP4565370B2 (ja) * | 2000-12-22 | 2010-10-20 | 富士フイルム株式会社 | 電子カメラ及びオートフォーカス制御方法 |
| JP2002365518A (ja) | 2001-06-04 | 2002-12-18 | Fuji Photo Optical Co Ltd | 撮影レンズのピント状態検出装置 |
| CN104266754B (zh) * | 2014-09-29 | 2016-10-05 | 深圳市华星光电技术有限公司 | 测量光学参数的调整电路、方法及光学测量系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140510A (en) * | 1975-05-30 | 1976-12-03 | Kyocera Corp | Photoelectric converter device |
| JPS5445127A (en) * | 1977-09-17 | 1979-04-10 | Canon Inc | Focus detector by photo sensor alley |
| JPS5451556A (en) * | 1977-09-29 | 1979-04-23 | Canon Inc | Distance measuring apparatus |
| JPS5678279A (en) * | 1979-11-30 | 1981-06-27 | Canon Inc | Drive system for solid-state image pickup device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825595Y2 (ja) * | 1976-02-20 | 1983-06-01 | ウエスト電気株式会社 | 発光量が制御できる増灯装置 |
-
1981
- 1981-02-06 JP JP56016356A patent/JPS57131178A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140510A (en) * | 1975-05-30 | 1976-12-03 | Kyocera Corp | Photoelectric converter device |
| JPS5445127A (en) * | 1977-09-17 | 1979-04-10 | Canon Inc | Focus detector by photo sensor alley |
| JPS5451556A (en) * | 1977-09-29 | 1979-04-23 | Canon Inc | Distance measuring apparatus |
| JPS5678279A (en) * | 1979-11-30 | 1981-06-27 | Canon Inc | Drive system for solid-state image pickup device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57131178A (en) | 1982-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0675345B1 (en) | Device and method for receiving light used in ccd image sensor or the like | |
| US4479062A (en) | Photo-electric conversion device with accumulation time control | |
| JP5059767B2 (ja) | 高ダイナミックレンジ感度センサ素子またはアレイのためのシステムおよび方法 | |
| JPS6314553B2 (ja) | ||
| EP1052846B1 (en) | Image sensor incorporating saturation time measurement to increase dynamic range | |
| KR940010363A (ko) | 광전변환 시스템 | |
| WO1998029716A1 (en) | Light sensing device | |
| US5146074A (en) | Solid state imaging device | |
| US4612454A (en) | Method for controlling signal integration time of a signal integration type image sensing device | |
| US4847483A (en) | Device for measuring light intensity received by a photosensor | |
| JPH0252475B2 (ja) | ||
| JPS6351590B2 (ja) | ||
| US5576761A (en) | Solid-state sensor having direct current control circuitry and logarithmic output signal | |
| US7605355B2 (en) | System and method for a high dynamic range sensitive sensor element array | |
| EP0017849B1 (en) | Electronic flash apparatus | |
| US4890164A (en) | Image sensor having charge storage regions | |
| JP2563370B2 (ja) | 焦点検出用光電変換装置 | |
| JPH0147051B2 (ja) | ||
| JPH05244411A (ja) | 光センサアレイの信号変換装置 | |
| US4293207A (en) | Camera focus detecting device | |
| JP2589747B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JPS6364112B2 (ja) | ||
| JPS6214794B2 (ja) | ||
| JPH05312645A (ja) | 光センサ回路 | |
| JPS58117512A (ja) | 光電変換素子出力の二値化器 |