JPS6350867B2 - - Google Patents

Info

Publication number
JPS6350867B2
JPS6350867B2 JP58210694A JP21069483A JPS6350867B2 JP S6350867 B2 JPS6350867 B2 JP S6350867B2 JP 58210694 A JP58210694 A JP 58210694A JP 21069483 A JP21069483 A JP 21069483A JP S6350867 B2 JPS6350867 B2 JP S6350867B2
Authority
JP
Japan
Prior art keywords
layer
substrate
tantalum
capacitor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58210694A
Other languages
English (en)
Other versions
JPS5999756A (ja
Inventor
Esu Daashuragu Maaku
Eru Uoohausu Jeemuzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JPS5999756A publication Critical patent/JPS5999756A/ja
Publication of JPS6350867B2 publication Critical patent/JPS6350867B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は、無線周波(r.f.)集積回路、更に詳
細には集中定数回路素子の製造に関する。
(背景技術) 当該技術分野において周知の如く、抵抗及びコ
ンデンサは増幅回路に必要である。特に、電界効
果トランジスタ(FET)やr.f.伝送線路を使用す
る増幅器が無線周波数の範囲で作動するときは、
抵抗及びコンデンサはFETのインピーダンスを
伝送線路のインピーダンスに整合させるために必
要となる。そのようなコンデンサは、典型的には
0.1乃至4.0ピコフアラド(pf)の値を有する。コ
ンデンサは、また、回路に与えられるバイアス・
ラインのフイルタとしても必要である。このコン
デンサは、前述のコンデンサよりも大きな値で、
典型的には30〜60pfのキヤパシタンスを有する。
0.1乃至4pfの範囲のキヤパシタンスを有するコン
デンサを製造するときは、窒化シリコンが絶縁体
としてしばしば使用される。しかし、誘電率が7
程度で比較的低く、30〜60pfの範囲のキヤパシタ
ンスを有するコンデンサを供給するのには非常に
大きな回路領域部分を使用する大きなコンデンサ
が必要となる。更に、そのように大きな面積を有
するコンデンサは、ある応用においては、加えら
れるr.f.信号の波長に比較して大きいサイズのた
めに、コンデンサの集中定数素子特性を否定して
しまうことになる、こうして、他のより大きな誘
電率の材料を使用して、コンデンサの面積に対す
るコンデンサのキヤパシタンスの比を大きくす
る。その材料の一例が酸化タンタルである。
酸化タンタル誘電体を有するコンデンサを供給
するためには、酸化タンタルは被着なるいは成長
させなければならない。酸化タンタル膜を被着さ
せる場合、1つの問題は膜の均一性を維持するこ
とである。酸化タンタルを成長させるときの最大
の問題は、表面欠陥のないタンタル層(酸化タン
タルから成長する)を供給することである。表面
欠陥はよく生じるので、酸化タンタル誘電体を有
するコンデンサを供給することはあまり成功しな
かつた。特に、基板が前の処理ステツプから被着
される金属化ステツプを有する場合の回路部は、
タンタル膜に欠陥を形成しやすい。酸化タンタル
膜の成長中、欠陥があるとタンタル層と基板との
間に短絡を生じさせ、基板にダメージを与えるの
で、欠陥の防止は重要なことである。
(発明の概要) 本発明によれば、最初に基板と接触部の上に絶
縁層を形成することによつて、接触部を有する基
板の上に陽極酸化コンデンサが形成される。接触
部はコンデンサの第1プレートを供給する。絶縁
層は次の陽極処理中基板を保護するために設けら
れ、基板の抵抗を増加させる。タンタル等のバル
ブ・メタル(valve metal)層が絶縁層の上に被
着され、次にマスク層がタンタル層の上に被着さ
れる。マスク層は第1接触部と位置合せされた領
域を露出するようにパターン化される。タンタル
層の露出した領域は陽極処理されてタンタル層の
領域が酸化タンタル層に変換される。次に、マス
ク層が除去され、酸化タンタル層がエツチングさ
れてコンデンサを画定し、コンデンサの第2プレ
ートが第1プレートと位置を合せて形成される。
このような構成によつて、絶縁層は、タンタルの
陽極処理中に基板に短絡を生じさせる可能性のあ
るタンタル層内の欠陥から、基板表面を保護す
る。更に、絶縁層は他の型式のコンデンサの誘電
体として作用することができ、そのコンデンサは
陽極酸化コンデンサと同時に形成することができ
る。更に、その絶縁層は必要な場所の表面不活性
化層として作用することができる。
(実施例の説明) 第1図を参照すると、ここでは半絶縁ガリウム
砒素(GaAs)から成る基板12は一対の金属接
触部14,16を有する。金属接触部14,16
は、ここでは金、ゲルマニウム及びニツケルから
成り基板12上に形成される層で、周知の方法で
パターン化される。金属接触部14,16の形成
後、窒化シリコン(Si3N4)から成り5000オング
ストローム(A)の絶縁層18が、図示の如く、
基板12及び金属接触部14,16の全体上にプ
ラズマ被着される。窒化シリコン層18は、第
6,7図に関連して後述する態様で、例えば
FETのインピーダンス・マツチングに使用され
る小さいキヤパシタンスのコンデンサに対する絶
縁層を形成するために設けられる。更に、絶縁層
18は、バルブ・メタル層(金属接触部14,1
6によつて与えられる段14′,16′を横断す
る)の端部を絶縁することによつて、バルブメタ
ル層の一部の陽極処理中にその層特に段14′,
16′の上に生じる欠陥がバルブ・メタル層と基
板との間に短絡回路を生じさせないで、大きなキ
ヤパシタンスのコンデンサの歩留りを改善する。
更に、絶縁層は、必要であれば、基板12の表面
の不活性化に使用することができる。絶縁層18
は、ここではフレオン・プラズマ・エツチングを
使用して選択された領域でパターン化され、そこ
に開口19,19′を与える。開口19は、陽極
酸化コンデンサが形成される予定の金属接触部1
6の上の位置を合せた領域に形成され、開口1
9′は、第6及び7図に示すように、バルブ・フ
イルム抵抗が形成される領域に設けられる。ここ
では、開口19,19′はウインドウを与え、そ
の内でバルブ・メタル(第2図に関連して述べ
る)が基板12と電気的接触をして抵抗を与え、
金属接触部16と接触してバルブ・メタルの陽極
酸化がコンデンサの誘電体を形成する領域を画定
する。
第2図を参照すると、バルブ・メタル、例えば
タンタルから成り厚さ3000Aの層20が基板12
の表面全体に反応スパツタされる。タンタル層2
0は次の様に反応スパツタされる。不活性スパツ
タ・ガス、ここではアルゴン(タンタル・ターゲ
ツトからタンタル部分を取り出し、それを基板1
2にスパツタ被着させるためのガス放電装置で使
用される)が基板12とタンタル源(図示せず)
を収容する適当な容器(図示せず)に与えられ
る。1%の分圧の窒素(N2)が容器に入れられ
る。アルゴンのガス放電中、タンタル源の一部は
その源から取り出されて基板12に被着される。
タンタル層20を有する基板12には窒素(N2
も被着される。こうして、層20はタンタルと窒
素から成る非化学量論的構造で形成される。タン
タル層20は20原子パーセントの窒素分(Ta:
N(20%))を有する。窒素は、ここでは、第6,
7図に関連して説明するように受動素子のある電
気特性を強化するために加えられる。開口19
(第1図)に対応する領域には、タンタル層20
が金属接触部16との機械的及び電気的接触を行
う。更に、第2図に示すように、タンタル層20
が基板12の部分21に沿つて開口19′を通し
て被着される。この領域21は、第5及び6図に
関連して後述するような態様で薄膜タンタル抵抗
を作るのに使用される。
ここで第3図を参照すると、基板12の表面全
体にホトレジスト層22が被着される。このホト
レジスト層は開口22′を供給する位置でパター
ン化され、開口22′(金属接触部16と位置が
合される)は酸化タンタル・コンデンサが形成さ
れるべき領域を与える。ホトレジスト層22はタ
ンタル層20の選択的陽極処理を可能とし、第
4,8及び8A図と関連して説明する酸化タンタ
ル層を形成する。従つて、第3図に示すように、
ホトレジスト層22は金属接触部14の上、及び
タンタル抵抗が形成される部分21のタンタル層
20の領域の上に設けられる。
第4,8及び8A図を参照すると、酸化タンタ
ル(Ta2O5)の層20′がホトレジスト層22の
開口22′に形成される。酸化タンタル層20′は
次の様に形成される。図示の如く、前もつて被着
されたタンタル層62を有するガラス・スライド
60の上に基板12が取り付けられる。基板12
の上に被着されたホトレジスト層22の一部(第
3図)が除去され、タンタル層20の下層部20
a,20bが露出する。シルバー・ペイント64
(イリノイ州・ロツクフオードのG.C.
Electronics、Division of Hydrometalsから市
販されている、キヤリアー剤に銀粒子が浮遊して
いる溶液)が部分20a,20bの上に塗られ、
タンタル層20とタンタル層62の間の電気的接
触を与える。基板12に近接するスライド60の
一部及びシルバー・ペイント部は次に適当なワツ
クス66でコーテイングされ、基板12の側面部
を電気的に絶縁する。電気的接触はタンタル層6
2にも行なわれ、例えば第8図に示すようにクリ
ツプ68と接触する。ワツクス層76の中で電気
的に絶縁されるクリツプ68は、第1線路69a
を経由して電源/傾斜信号発生器69(ここでは
電源の正電圧)に取り付けられる。電源の負側は
線路69bを介してタンタル電極67に接続され
る。この電極と基板12は、適当な電解液(ここ
ではクエン酸)を入れたタブ70の内に沈められ
る。本発明によれば、ホトレジスト層22内の開
口22′を通して選択的に露出されるタンタル層
20は、タンタル層62、従つてタンタル層20
と電極67との間に100ボルトの電圧傾斜信号を
加えることによつて、その領域が陽極処理され
る。電圧信号は初期値がOボルトでピーク値が
100ボルトの傾斜電圧信号である。傾斜電圧は約
1/2時間の周期を有する。電圧信号が100ボルトに
達すると、約10分間100ボルトに維持されて、製
造される酸化タンタル膜の品質を高める。ここで
は電流レベルではなく電圧レベルが制御されて、
基板12上のタンタル層20の選択された領域2
0′の比較的均一な陽極処理が行なわれる。即ち、
コンデンサを含む回路(図示せず)を有する基板
12を横切つて、タンタル層20の一部は、金属
接触部16を電解液に露出してコンデンサが形成
される領域に孔又は欠陥を有して、基板に短絡を
生じさせる。そして、もし一定電流信号が酸化工
程中に加えられると、電流の大部分はその欠陥を
通つて基板に流れ、タンタル層20の残りの部分
には陽極処理を均一に行うための電流が不足する
ことになる。電圧を制御することによつて、電流
を変化させることができる。こうして、ほとんど
あるいは全然欠陥のないウエハ上の電流レベルは
一定になる。多数の欠陥があるウエハ上では、電
流は一定とならず変化する。欠陥を有する基板の
領域に形成される回路(図示せず)は実用的では
ないが、その基板の上に形成された残りの回路は
有用であり、欠陥の存在にもかかわらず有効な電
流の一部を欠陥を通して基板に流す技術によつ
て、電圧を制御しながら電流を変化させる技術
が、ウエハの他の部分にいくつかの欠陥があるに
もかかわらず充分な電流を流してタンタル層の均
一な陽極化を可能にする。基板12上の陽極処理
がされる領域はガラス・スライド上のタンタル層
62に対して比較的小さい。こうして、タンタル
層62はバラストとして作用し、電流量、従つて
タンタル層20の露出された部分20′から発生
される酸化タンタルの割合を制御する。
これによつて、誘電率Kが約K=21、厚さが約
1400オングストロームの酸化タンタル膜ができ
る。しかし、酸化タンタル膜の厚さは傾斜電圧の
ピークを制御することによつて選択的に制御され
る。当該技術分野で知られているように、陽極処
理で成長する酸化膜の厚さは加えられる電圧レベ
ルの関数である。更に、タンタルの陽極処理の詳
細は、Van Npstrand Reinhold Companyの
Robert W.Berry等著の「Thin Film
Technology」(ニユーヨーク、1968年)、271〜
285ページに記載されている。このように、酸化
タンタル層はタンタル層20の露出された部分2
0′から成長する。
ここで、第5,6図を参照すると、基板12は
タブ70から取り出される。ワツクス層62は基
板12の端部から除去され、基板は残つたワツク
ス又は電解液の残留部がきれいにされて、ホトレ
ジスト層22が周知の技術によつて除去される。
第2のホトレジスト層24は次に基板12の上に
配置され、選択的に領域25でパターン化され、
実際の集中定数素子構造にパターン化するエツチ
ング・マスクが供給される。第6図に示すよう
に、窒化シリコン層18の選択される部分及びタ
ンタル層20が、ここではフレオン・プラズマ・
エツチング(図示せず)を使用して食刻され、各
コンデンサの誘電体のための領域を決定し、ま
た、タンタル抵抗のためのタンタル層20のスト
リツプ20″が設けられる。第6図に同様に示さ
れるように、上部金属接触部26,28は窒化シ
リコン層18の残りの部分及び酸化タンタル層2
0′の上に設けられ、その金属接触部26,28
はその下の対応するパツド14,16と位置が合
せられる。更に、一対の金属接触部29,29′
は基板12の上にタンタル層20の領域20″と
接触して形成され、当該技術分野で知られている
態様でタンタル抵抗34を形成する。こうして、
第6図に示すように、窒化シリコン絶縁コンデン
サ30は第1の領域に設けられ、酸化タンタル絶
縁コンデンサ32は第2の領域に設けられ、そし
てタンタル膜抵抗34はウエハの第3領域に設け
られる。
前述した如く、窒素がタンタルのスパツタリン
グに導入され、タンタルと窒素の非化学量論的層
20(Ta:N(20%))が与えられる。本発明に
よつて製造されたデバイスでは、窒素の混入は酸
化タンタル・コンデンサ32及びタンタル膜抵抗
34に顕著に有利な影響を与えると理論づけられ
る。第1の改善点はTCR(抵抗の温度係数)、即
ち温度の単位変化に対する抵抗の変化量である。
従来のタンタル膜抵抗ではTCRは典型的には−
150ppm/℃であつたが、本発明に従つて製造さ
れた抵抗34がTCRが10ppm/℃以下であつた。
第2の改良点は酸化タンタル・コンデンサ32に
対するTCC(キヤパシタンスの温度係数)で、従
来では200ppm/℃以上であつたが本発明によれ
ば150ppm/℃以下である。また、窒素の混入は
Ta2O5膜及び抵抗34を形成するタンタル膜の長
期間の安定性を改善する。酸化タンタル・コンデ
ンサを形成するためタンタル膜に窒素を使用する
ことは、1978年6月のIEEE Transactions
Components、Hybrids、Man.Tech.、Vol.
CHMT−1、137〜142頁、M.H.Rottersman等
の「Tantalum Film Capacitors with
Improved A.C.Properties」に記載されている。
以上の如く、本発明によれば、バイアス・ライ
ン上の直流パワーのデカツプリング回路に必要と
されるであろう陽極酸化コンデンサの形成中、よ
り小さい窒化シリコン絶縁コンデンサや薄膜抵抗
(陽極酸化と同じ金属から形成される)がマスク
又は処理工程を付加することなく同時に形成され
る。
本発明を以上実施例に従つて説明したが、本発
明の範囲内で他の実施例が可能であることは当業
者には明らかである。
【図面の簡単な説明】
第1,2,3,4,5,6図は、本発明による
集中定数受動素子の製造ステツプを示す一連の断
面図である。第7図は第6図の平面図である。第
8図は絶縁膜の陽極成長中に使用される装置の平
面図である。第8A図は第8図の一部の線8A−
8Aからの断面図である。 (符号説明) 12:基板、14,16:金属
接触部、18:絶縁層、19,19′:開口、2
0:タンタル層、22:ホトレジスト層。

Claims (1)

  1. 【特許請求の範囲】 1 基板上に被着された第1金属接触部と、前記
    第1金属接触部の周辺端部上に被着された絶縁材
    から成る領域と、 前記絶縁材領域及び前記第1金属接触部の上に
    被着されるバルブ・メタル層と、 前記バルブ・メタルの層上のバルブ・メタルの
    酸化層と、 前記バルブ・メタル酸化層の上に被着される第
    2金属接触部と、 から構成される、基板中に形成されたコンデン
    サ。 2 前記バルブ・メタル酸化層が、窒素を含み非
    化学量論的構造を有する特許請求の範囲第1項記
    載のコンデンサ。 3 基板の上に被着された金属接触部の上に陽極
    酸化誘電体コンデンサを形成する方法であつて、 前記金属接触部及び基板の上に絶縁材から成る
    層を被着し、 前記絶縁層に前記金属接触部と位置を合せて開
    口を設けてその金属接触部を露出させ、 前記絶縁層及び前記金属接触部上にバルブ・メ
    タル層を供給し、 前記金属接触部上に被着されたバルブ・メタル
    の領域に実質上限定されたバルブ・メタル層の一
    部を陽極酸化処理して陽極酸化誘電体を生じさ
    せ、 前記陽極酸化誘電体の上に第2金属接触部をメ
    ツキする、 ステツプから成る方法。 4 前記絶縁層上にバルブ・メタルを供給するス
    テツプにおいて、所定量の非化学量論的試剤が用
    いられ、バルブ・メタルと試剤とから成る非化学
    量論的層が形成される、特許請求の範囲第3項記
    載の方法。 5 前記非化学量論的試剤が窒素である特許請求
    の範囲第4項記載の方法。 6 第1の材料から成る絶縁体を有する第1コン
    デンサ、第2材料の酸化物から成る絶縁体を有す
    る第2コンデンサ、及び抵抗を形成する方法であ
    つて、 基板上に一対の電極を形成し、 前記電極及び基板上に前記第1材料から成る層
    を被着し、 前記層に前記電極の一方と位置を合せた第1開
    口を設けるとともに、前記基板の一部を露出させ
    る第2開口を設け、 前記第1及び第2開口に第2材料から成る層を
    被着し、 前記第1開口に配置された第2材料の一部を第
    2材料の酸化物に変換し、 前記一対の電極の各々の上に接触部を設けてコ
    ンデンサを形成し、前記第2開口に配置された第
    2材料の上に一対の電極を設けて抵抗を形成す
    る、 ステツプから構成される方法。
JP58210694A 1982-11-09 1983-11-09 陽極酸化コンデンサ及び製造方法 Granted JPS5999756A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US440479 1982-11-09
US06/440,479 US4458295A (en) 1982-11-09 1982-11-09 Lumped passive components and method of manufacture

Publications (2)

Publication Number Publication Date
JPS5999756A JPS5999756A (ja) 1984-06-08
JPS6350867B2 true JPS6350867B2 (ja) 1988-10-12

Family

ID=23748909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58210694A Granted JPS5999756A (ja) 1982-11-09 1983-11-09 陽極酸化コンデンサ及び製造方法

Country Status (5)

Country Link
US (1) US4458295A (ja)
JP (1) JPS5999756A (ja)
DE (1) DE3340563C2 (ja)
FR (1) FR2535893B1 (ja)
GB (1) GB2129717B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4735676A (en) * 1986-01-14 1988-04-05 Asahi Chemical Research Laboratory Co., Ltd. Method for forming electric circuits on a base board
US4805071A (en) * 1987-11-30 1989-02-14 Texas Instruments Incorporated High voltage capacitor for integrated circuits
CH674085A5 (ja) * 1988-03-03 1990-04-30 Martin Ineichen
DE3900512A1 (de) * 1989-01-10 1990-07-19 Tucker Gmbh Bostik Halbleiterbauelement fuer ein schaltnetzteil
US5434742A (en) * 1991-12-25 1995-07-18 Hitachi, Ltd. Capacitor for semiconductor integrated circuit and method of manufacturing the same
US5440174A (en) * 1992-10-20 1995-08-08 Matsushita Electric Industrial Co., Ltd. Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
US5442225A (en) * 1993-08-13 1995-08-15 Lsi Logic Corporation Integrated circuit having interconnects with ringing suppressing elements
US5541442A (en) * 1994-08-31 1996-07-30 International Business Machines Corporation Integrated compact capacitor-resistor/inductor configuration
US5666004A (en) * 1994-09-28 1997-09-09 Intel Corporation Use of tantalum oxide capacitor on ceramic co-fired technology
US6660610B2 (en) * 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
US5777384A (en) * 1996-10-11 1998-07-07 Motorola, Inc. Tunable semiconductor device
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
AU2001231203A1 (en) * 2000-01-28 2001-08-07 The Board Of Trustees Of The University Of Arkansas Rc terminator and production method therefor
DE10014985A1 (de) * 2000-03-25 2001-10-04 Bosch Gmbh Robert Herstellungsverfahren für ein Dünnschicht-Bauelement, insbesondere ein Dünnschicht-Hochdrucksensorelement
US7005722B2 (en) * 2001-01-26 2006-02-28 The Board Of Trustees Of The University Of Arkansas RC terminator and production method therefor
JP2004152796A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
DE10341059B4 (de) * 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
DE10344389A1 (de) * 2003-09-25 2005-05-19 Infineon Technologies Ag Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7375412B1 (en) 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US7755164B1 (en) * 2006-06-21 2010-07-13 Amkor Technology, Inc. Capacitor and resistor having anodic metal and anodic metal oxide structure
KR20100079081A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 엠아이엠 커패시터 및 그의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3257592A (en) * 1966-06-21 Silicon monoxide
DE1564922A1 (de) * 1966-10-26 1970-03-05 Telefunken Patent Auf einem isolierenden Traeger aufgedampfter Kondensator
US3867193A (en) * 1970-12-28 1975-02-18 Iwatsu Electric Co Ltd Process of producing a thin film circuit
US3988824A (en) * 1972-05-22 1976-11-02 Hewlett-Packard Company Method for manufacturing thin film circuits
US3864817A (en) * 1972-06-26 1975-02-11 Sprague Electric Co Method of making capacitor and resistor for monolithic integrated circuits
FR2249418A1 (en) * 1973-10-29 1975-05-23 Ibm France Thin film circuit capacitor mfr. - by forming valve metal pattern on substrate, followed by anodising using quartz mask
DE2459924A1 (de) * 1974-12-18 1976-06-24 Siemens Ag Verfahren zur herstellung von schaltkreisen in duennschichttechnik
JPS5517504A (en) * 1978-07-03 1980-02-07 Yatsumine Sangyo Kk Metal net insert device in synthetic resin turning formation
JPS5648108A (en) * 1979-09-28 1981-05-01 Hitachi Ltd Superconductive magnet

Also Published As

Publication number Publication date
JPS5999756A (ja) 1984-06-08
GB8329648D0 (en) 1983-12-07
DE3340563A1 (de) 1984-05-10
FR2535893B1 (fr) 1988-10-14
GB2129717B (en) 1985-11-13
FR2535893A1 (fr) 1984-05-11
DE3340563C2 (de) 1994-09-01
GB2129717A (en) 1984-05-23
US4458295A (en) 1984-07-03

Similar Documents

Publication Publication Date Title
JPS6350867B2 (ja)
US5556814A (en) Method of forming wirings for integrated circuits by electroplating
US4946546A (en) Method of metallizing a substrate of silica, quartz, glass or sapphire
US5736749A (en) Integrated circuit device with inductor incorporated therein
JP2002008920A (ja) パワーアプリケーションのためのマイクロ磁気素子を備えるデバイス、およびデバイスの形成方法
US3994758A (en) Method of manufacturing a semiconductor device having closely spaced electrodes by perpendicular projection
US4208257A (en) Method of forming an interconnection
US20060197182A1 (en) High frequency integrated circuits
US3419761A (en) Method for depositing silicon nitride insulating films and electric devices incorporating such films
CN108461446B (zh) 一种单栅石墨烯倍频器的制备方法
US5220482A (en) Thin film capacitor
US7005722B2 (en) RC terminator and production method therefor
CN104332330A (zh) 一种介质层为阳极氧化膜的薄膜电容器的制造方法
US3869367A (en) Process for manufacturing a conductive film for a thin film integrated circuit device
US4462881A (en) Method of forming a multilayer thin film
US4178635A (en) Planar and near planar magnetic bubble circuits
US6933186B2 (en) Method for BEOL resistor tolerance improvement using anodic oxidation
JP2570607B2 (ja) キャパシタの製造方法
Freitag et al. Wideband 3W amplifier employing cluster matching
KR960000703B1 (ko) 반도체 장치 및 그 제조방법
US3481843A (en) Technique for anodization of thin film resistors
US3407465A (en) Techniques for charting and removing defects in thin film capacitors
JPH10135077A (ja) 薄膜キャパシタ
US4475120A (en) Method of raising the breakdown voltage of an integrated capacitor and capacitor manufactured by this method
Maissel et al. Integrated thin-film circuits