JPS6350743B2 - - Google Patents
Info
- Publication number
- JPS6350743B2 JPS6350743B2 JP55060910A JP6091080A JPS6350743B2 JP S6350743 B2 JPS6350743 B2 JP S6350743B2 JP 55060910 A JP55060910 A JP 55060910A JP 6091080 A JP6091080 A JP 6091080A JP S6350743 B2 JPS6350743 B2 JP S6350743B2
- Authority
- JP
- Japan
- Prior art keywords
- identification
- pattern
- memory
- input
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 51
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
- G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Medical Informatics (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Character Discrimination (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
本発明は、音声や文字などのパタンを識別する
装置において多数のパタン入力チヤンネルを持つ
装置に関する。
装置において多数のパタン入力チヤンネルを持つ
装置に関する。
従来、１つのパタン入力チヤンネルのみを持つ
パタン識別装置では、入力パタンメモリ、識別計
算部、識別メモリ、アドレスカウンタを持つてい
た。このパタン識別装置を多チヤンネル化した装
置すなわち多数のパタン入力チヤンネルを持つパ
タン識別装置としては１チヤンネルパタン識別装
置をチヤンネル数持つ場合と、回線数の入力パタ
ンメモリ、１つの識別計算部、１つの識別メモ
リ、１つのアドレスカウンタを持つ場合があつ
た。しかし前者の装置は、チヤンネル数が増加す
ると共に装置が大型化する欠点を持つている。ま
た、後者の装置はチヤンネル数が増加しても入力
パタンメモリのみが大きくなるだけで装置は大型
化しない。しかし、識別計算部はチヤンネル数分
の多重化処理を行う必要があり、計算能力の限界
によりチヤンネル数を大きく取れない。また１つ
の識別計算部で多重化処理を行うため計算が複雑
になる欠点を持つている。
パタン識別装置では、入力パタンメモリ、識別計
算部、識別メモリ、アドレスカウンタを持つてい
た。このパタン識別装置を多チヤンネル化した装
置すなわち多数のパタン入力チヤンネルを持つパ
タン識別装置としては１チヤンネルパタン識別装
置をチヤンネル数持つ場合と、回線数の入力パタ
ンメモリ、１つの識別計算部、１つの識別メモ
リ、１つのアドレスカウンタを持つ場合があつ
た。しかし前者の装置は、チヤンネル数が増加す
ると共に装置が大型化する欠点を持つている。ま
た、後者の装置はチヤンネル数が増加しても入力
パタンメモリのみが大きくなるだけで装置は大型
化しない。しかし、識別計算部はチヤンネル数分
の多重化処理を行う必要があり、計算能力の限界
によりチヤンネル数を大きく取れない。また１つ
の識別計算部で多重化処理を行うため計算が複雑
になる欠点を持つている。
本発明の目的は、識別メモリを各チヤンネルご
とには持たず、共通に使用できる構成にすること
により、識別メモリを増加させず、チヤンネル数
を大きく取ることのできる多チヤンネルパタン識
別装置を提供することにある。
とには持たず、共通に使用できる構成にすること
により、識別メモリを増加させず、チヤンネル数
を大きく取ることのできる多チヤンネルパタン識
別装置を提供することにある。
本発明によれば入力パタンメモリ、識別計算
部、識別データ入力部、識別メモリ、識別メモリ
制御を持つパタン識別装置において、パタン入力
チヤンネルごとに、入力パタンメモリ、識別計算
部、識別データ入力部を持つとともにすべてのパ
タン入力チヤンネル共通に配置された１つまたは
２つ以上の識別メモリと、前記識別メモリに対応
して配置されるアドレスカウンタおよび出力部
と、前記識別メモリ、アドレスカウンタ、出力部
を共通に制御する識別メモリ制御部とを含み構成
される多チヤンネルパタン識別装置が得られる。
部、識別データ入力部、識別メモリ、識別メモリ
制御を持つパタン識別装置において、パタン入力
チヤンネルごとに、入力パタンメモリ、識別計算
部、識別データ入力部を持つとともにすべてのパ
タン入力チヤンネル共通に配置された１つまたは
２つ以上の識別メモリと、前記識別メモリに対応
して配置されるアドレスカウンタおよび出力部
と、前記識別メモリ、アドレスカウンタ、出力部
を共通に制御する識別メモリ制御部とを含み構成
される多チヤンネルパタン識別装置が得られる。
次に本発明について第１図に示す第１の実施例
によつて詳細に説明する。第１図は本発明による
多チヤンネルパタン識別装置の第１の実施例を示
すブロツク図で、入力パタンメモリ１１，１２，
………，１ｍ、識別計算部２１，２２，………，
２ｍ、識別データ入力部３１，３２，………，３
ｍ、識別メモリ４、アドレスカウンタ５、出力部
６、識別メモリ制御部７より構成される。ところ
で、１チヤンネルパタン識別装置の動作は、入力
パタンを入力パタンメモリへ格納し、識別メモリ
より、識別すべきカテゴリ数の識別データを読み
出し、入力パタンと識別データとの間で識別計算
を行い、識別結果を出力することである。第１の
実施例では入力パタンメモリ、識別計算部、識別
データ入力部は各チヤンネルごとそれぞれｍコ持
つており、各チヤンネルのパタン入力動作は１チ
ヤンネルパタン識別装置同様であり、識別計算も
各チヤンネルの識別計算部で入力パタンと識別デ
ータとの間で行われる。しかし識別メモリは１つ
しか持たないため、識別メモリは各チヤンネルの
動作とは独立に識別データを常に出力し、各チヤ
ンネルは識別データ入力部において制御線１０に
より同期を取つて識別データを読み込み、識別計
算部で識別計算を行い識別結果を出力する。
によつて詳細に説明する。第１図は本発明による
多チヤンネルパタン識別装置の第１の実施例を示
すブロツク図で、入力パタンメモリ１１，１２，
………，１ｍ、識別計算部２１，２２，………，
２ｍ、識別データ入力部３１，３２，………，３
ｍ、識別メモリ４、アドレスカウンタ５、出力部
６、識別メモリ制御部７より構成される。ところ
で、１チヤンネルパタン識別装置の動作は、入力
パタンを入力パタンメモリへ格納し、識別メモリ
より、識別すべきカテゴリ数の識別データを読み
出し、入力パタンと識別データとの間で識別計算
を行い、識別結果を出力することである。第１の
実施例では入力パタンメモリ、識別計算部、識別
データ入力部は各チヤンネルごとそれぞれｍコ持
つており、各チヤンネルのパタン入力動作は１チ
ヤンネルパタン識別装置同様であり、識別計算も
各チヤンネルの識別計算部で入力パタンと識別デ
ータとの間で行われる。しかし識別メモリは１つ
しか持たないため、識別メモリは各チヤンネルの
動作とは独立に識別データを常に出力し、各チヤ
ンネルは識別データ入力部において制御線１０に
より同期を取つて識別データを読み込み、識別計
算部で識別計算を行い識別結果を出力する。
一般に識別データの数は大きく、識別メモリは
大きくなる。また、識別計算は、内積計算、最大
値最小値計算のような単純な計算の繰返しのた
め、単純な回路で作ることができる。このため、
各チヤンネルそれぞれに持つた入力パタンメモ
リ、識別計算部、識別データ入力部は大きくはな
く、識別メモリは１つのみを持つため、装置は大
型化しない。
大きくなる。また、識別計算は、内積計算、最大
値最小値計算のような単純な計算の繰返しのた
め、単純な回路で作ることができる。このため、
各チヤンネルそれぞれに持つた入力パタンメモ
リ、識別計算部、識別データ入力部は大きくはな
く、識別メモリは１つのみを持つため、装置は大
型化しない。
さらに第２図に示すタイムチヤートを用いてよ
り詳細に説明する。チヤンネル１に関する動作は
次のようになる。入力パタンは入力パタンメモリ
１１へ格納される。一方識別データは識別メモリ
４にｎカテゴリ分格納されており、識別メモリ制
御部７により識別データバス９上には第２図に示
すように第１カテゴリ、第２カテゴリ、………第
ｎカテゴリのデータが出力されている。識別デー
タ入力部では制御線１０により各カテゴリの先頭
を検出した後、識別データを入力しつつ、識別計
算を行う。今、第ｉカテゴリより識別計算を開始
した場合は、次は第ｉ＋１カテゴリを行い、第ｎ
カテゴリまで行つた後は第１カテゴリへもどり、
第ｉ−１カテゴリまで行つてすべての識別計算を
終了し、識別結果を８１より出力する。前記の動
作は各入力チヤンネルごと独立に行われる。この
装置では識別結果を出力するまでの時間は、識別
メモリ４はＮ語あるとし、識別データを１語読み
識別計算をする時間をＴとすれば平均（１＋
１／2n）・Ｔ・Ｎとなる。ここでTNは識別データを 読み出しつつ識別計算を行う時間で、Ｔ・Ｎ／
2nはカテゴリの先頭を検出するまでの平均待ち
時間である。一方、１チヤンネル用パタン識別装
置では、いつでも識別データを読み出せるので、
カテゴリ先頭の検出時間はない。第１の実施例の
装置の計算時間は１チヤンネル用パタン識別装置
に比較しＴ・Ｎ／2nだけ遅くなるが、ｎが十分
大きければ、問題とはならない。
り詳細に説明する。チヤンネル１に関する動作は
次のようになる。入力パタンは入力パタンメモリ
１１へ格納される。一方識別データは識別メモリ
４にｎカテゴリ分格納されており、識別メモリ制
御部７により識別データバス９上には第２図に示
すように第１カテゴリ、第２カテゴリ、………第
ｎカテゴリのデータが出力されている。識別デー
タ入力部では制御線１０により各カテゴリの先頭
を検出した後、識別データを入力しつつ、識別計
算を行う。今、第ｉカテゴリより識別計算を開始
した場合は、次は第ｉ＋１カテゴリを行い、第ｎ
カテゴリまで行つた後は第１カテゴリへもどり、
第ｉ−１カテゴリまで行つてすべての識別計算を
終了し、識別結果を８１より出力する。前記の動
作は各入力チヤンネルごと独立に行われる。この
装置では識別結果を出力するまでの時間は、識別
メモリ４はＮ語あるとし、識別データを１語読み
識別計算をする時間をＴとすれば平均（１＋
１／2n）・Ｔ・Ｎとなる。ここでTNは識別データを 読み出しつつ識別計算を行う時間で、Ｔ・Ｎ／
2nはカテゴリの先頭を検出するまでの平均待ち
時間である。一方、１チヤンネル用パタン識別装
置では、いつでも識別データを読み出せるので、
カテゴリ先頭の検出時間はない。第１の実施例の
装置の計算時間は１チヤンネル用パタン識別装置
に比較しＴ・Ｎ／2nだけ遅くなるが、ｎが十分
大きければ、問題とはならない。
本発明によれば識別メモリは１チヤンネルパタ
ン識別装置と同じ容量でよく、識別計算部は多重
処理は行う必要はなく、また識別結果を出力する
までの時間は１チヤンネル装置の場合に比較し少
し遅くなるが大きな遅れとはならない多チヤンネ
ルパタン識別装置を提供することが可能である。
ン識別装置と同じ容量でよく、識別計算部は多重
処理は行う必要はなく、また識別結果を出力する
までの時間は１チヤンネル装置の場合に比較し少
し遅くなるが大きな遅れとはならない多チヤンネ
ルパタン識別装置を提供することが可能である。
ところで前記の識別方式では識別メモリに記憶
されているｎ個のカテゴリの識別データすべてを
用いて識別計算を行つている。しかし、識別すべ
きカテゴリグループが予め判明している場合があ
り、すべてのカテゴリについて識別計算を行う必
要はない。例えば単語音声パタンを識別する時、
対象単語が地名とか、数字とか制御語等の数個の
カテゴリグループに割けることができ、また次に
入力する音声がどのカテゴリグループに属するか
判明している場合がある。このような分割型識別
方式を第１の実施例の装置で行う場合も、識別結
果を出力するまでの時間は平均（１＋１／2n）・ Ｔ・Ｎ必要とする。
されているｎ個のカテゴリの識別データすべてを
用いて識別計算を行つている。しかし、識別すべ
きカテゴリグループが予め判明している場合があ
り、すべてのカテゴリについて識別計算を行う必
要はない。例えば単語音声パタンを識別する時、
対象単語が地名とか、数字とか制御語等の数個の
カテゴリグループに割けることができ、また次に
入力する音声がどのカテゴリグループに属するか
判明している場合がある。このような分割型識別
方式を第１の実施例の装置で行う場合も、識別結
果を出力するまでの時間は平均（１＋１／2n）・ Ｔ・Ｎ必要とする。
次にこの分割型識別方式を行う第２の実施例
を、第３図、第４図を用いて説明する。第３図は
本発明による多チヤンネルパタン識別装置の第２
の実施例を示すブロツク図で、前記の第１の実施
例に比べ識別メモリが１つ増え、その他は同じ構
成である。この第２の実施例における識別計算の
方式について説明する。識別データは２つのグル
ープに分かれており、第１カテゴリグループは
n1個のカテゴリを持ち、第２カテゴリグループ
はn2個のカテゴリを持つている。今あるパタン
入力チヤンネルで第ｉカテゴリグループの対象と
するカテゴリが入力されていることが判明してい
る場合、第ｉカテゴリグループの識別データを識
別メモリより読み出し識別計算を行い、識別結果
を出力する。
を、第３図、第４図を用いて説明する。第３図は
本発明による多チヤンネルパタン識別装置の第２
の実施例を示すブロツク図で、前記の第１の実施
例に比べ識別メモリが１つ増え、その他は同じ構
成である。この第２の実施例における識別計算の
方式について説明する。識別データは２つのグル
ープに分かれており、第１カテゴリグループは
n1個のカテゴリを持ち、第２カテゴリグループ
はn2個のカテゴリを持つている。今あるパタン
入力チヤンネルで第ｉカテゴリグループの対象と
するカテゴリが入力されていることが判明してい
る場合、第ｉカテゴリグループの識別データを識
別メモリより読み出し識別計算を行い、識別結果
を出力する。
次に識別計算を行う動作を第４図のタイムチヤ
ートを用いて説明する。識別データバス上には第
１タイムスロツトと第２タイムスロツトが交互に
あり、第１タイムスロツトに識別メモリ４１のデ
ータが、第１グループの第１カテゴリより第n1
カテゴリまで出力され、第２タイムスロツトに識
別メモリ４２のデータが、第２グループの第１カ
テゴリより第n2カテゴリまで出力される。今あ
る入力パタンチヤンネルの識別計算部は、予めあ
るカテゴリグループが指定されており、そのカテ
ゴリグループの識別データの出力されているタイ
ムスロツトを選択し、そのカテゴリグループの識
別データを読み取り、識別計算を行い、識別結果
を出力する。
ートを用いて説明する。識別データバス上には第
１タイムスロツトと第２タイムスロツトが交互に
あり、第１タイムスロツトに識別メモリ４１のデ
ータが、第１グループの第１カテゴリより第n1
カテゴリまで出力され、第２タイムスロツトに識
別メモリ４２のデータが、第２グループの第１カ
テゴリより第n2カテゴリまで出力される。今あ
る入力パタンチヤンネルの識別計算部は、予めあ
るカテゴリグループが指定されており、そのカテ
ゴリグループの識別データの出力されているタイ
ムスロツトを選択し、そのカテゴリグループの識
別データを読み取り、識別計算を行い、識別結果
を出力する。
この第２の実施例では識別メモリを２つ持つて
いるため、第１の実施例に比較し識別データバス
９上の転送速度を２倍することが可能である。ま
た、タイムスロツトを２つ持ち、どちらかのタイ
ムスロツトで識別部が識別データを読み取るの
で、識別部の計算速度は第１の実施例と同じであ
る。この第２の実施例において、識別結果を出力
するまでの時間は、識別メモリ４１はN1語、識
別メモリ４２はN2語あるとし、N1とN2の大き
い方をNMAXとし、カテゴリ数のn1とn2の大き
い方をｎ maxとし、識別データ１語を読み識
別計算をする時間をＴとすれば、（１＋
１／2n max）・Ｔ・Ｎ MAXとなる。今N1とN2 を同じとすればｎ max＝ｎ／２、Ｎ MAX＝
Ｎ／２であり、識別結果を出力するまでの時間は
（１＋１／4n）・Ｔ・Ｎ／２となり、第１の実施で行 う場合の半分となる。
いるため、第１の実施例に比較し識別データバス
９上の転送速度を２倍することが可能である。ま
た、タイムスロツトを２つ持ち、どちらかのタイ
ムスロツトで識別部が識別データを読み取るの
で、識別部の計算速度は第１の実施例と同じであ
る。この第２の実施例において、識別結果を出力
するまでの時間は、識別メモリ４１はN1語、識
別メモリ４２はN2語あるとし、N1とN2の大き
い方をNMAXとし、カテゴリ数のn1とn2の大き
い方をｎ maxとし、識別データ１語を読み識
別計算をする時間をＴとすれば、（１＋
１／2n max）・Ｔ・Ｎ MAXとなる。今N1とN2 を同じとすればｎ max＝ｎ／２、Ｎ MAX＝
Ｎ／２であり、識別結果を出力するまでの時間は
（１＋１／4n）・Ｔ・Ｎ／２となり、第１の実施で行 う場合の半分となる。
さらに分割型識別方式において、カテゴリグル
ープの数がｎ個となる場合は、前記第２の実施例
の構成の識別メモリをｎ個へ拡張すれば実現でき
る。
ープの数がｎ個となる場合は、前記第２の実施例
の構成の識別メモリをｎ個へ拡張すれば実現でき
る。
以上、本発明を実施例にもとづいて説明した
が、これらの記載は本発明の範囲を限定するもの
ではない。
が、これらの記載は本発明の範囲を限定するもの
ではない。
第１図、第３図は本発明の第１、第２の実施例
のブロツク図、第２図、第４図はそれぞれのタイ
ムチヤートである。 図において１１，１２，１ｍは入力パタンメモ
リ、２１，２２，２ｍは識別計算部、３１，３
２，３ｍは識別データ入力部、４，４１，４２は
識別メモリ、５，５１，５２はアドレスカウン
タ、６，６１，６２は出力部、７は識別メモリ制
御部、８１，８２，８ｍは識別結果出力線、９は
識別データバス、１０は識別メモリ制御線であ
る。
のブロツク図、第２図、第４図はそれぞれのタイ
ムチヤートである。 図において１１，１２，１ｍは入力パタンメモ
リ、２１，２２，２ｍは識別計算部、３１，３
２，３ｍは識別データ入力部、４，４１，４２は
識別メモリ、５，５１，５２はアドレスカウン
タ、６，６１，６２は出力部、７は識別メモリ制
御部、８１，８２，８ｍは識別結果出力線、９は
識別データバス、１０は識別メモリ制御線であ
る。
Claims (1)
- １ 入力パタンメモリ、識別計算部、識別データ
入力部、識別メモリ、識別メモリ制御を持つパタ
ン識別装置において、パタン入力チヤンネルごと
に、入力パタンメモリ、識別計算部、識別データ
入力部を持つとともにすべてのパタン入力チヤン
ネル共通に配置された１つまたは２つ以上の識別
メモリと、前記識別メモリに対応して配置される
アドレスカウンタおよび出力部と、前記識別メモ
リ、アドレスカウンタ、出力部を共通に制御する
識別メモリ制御部とを含み構成されることを特徴
とする多チヤンネルパタン識別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6091080A JPS56157580A (en) | 1980-05-08 | 1980-05-08 | Multichannel pattern discriminating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6091080A JPS56157580A (en) | 1980-05-08 | 1980-05-08 | Multichannel pattern discriminating device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56157580A JPS56157580A (en) | 1981-12-04 |
| JPS6350743B2 true JPS6350743B2 (ja) | 1988-10-11 |
Family
ID=13155994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6091080A Granted JPS56157580A (en) | 1980-05-08 | 1980-05-08 | Multichannel pattern discriminating device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56157580A (ja) |
-
1980
- 1980-05-08 JP JP6091080A patent/JPS56157580A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56157580A (en) | 1981-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4137562A (en) | Data acquisition from multiple sources | |
| WO1989005488A2 (en) | A memory system | |
| KR960015518A (ko) | 신호 처리기 | |
| US4870569A (en) | Vector access control system | |
| KR970029033A (ko) | 프로세서의 벡터 데이타 조정 장치 | |
| JPS6350743B2 (ja) | ||
| KR850006805A (ko) | 통신스위칭 시스템 | |
| ES457007A1 (es) | Un sistema de elaboracion de datos. | |
| US4500986A (en) | Asymmetrical time division matrix apparatus | |
| JPS6285343A (ja) | メモリ読み出し回路 | |
| JPS5926033B2 (ja) | 読取り装置 | |
| US6715058B1 (en) | Apparatus and method for a sorting mode in a direct memory access controller of a digital signal processor | |
| US5305439A (en) | Method and apparatus for time-shared processing of different data word sequences | |
| SU1211738A1 (ru) | Устройство дл распределени оперативной пам ти | |
| SU679983A1 (ru) | Устройство приоритета | |
| SU765805A1 (ru) | Устройство динамического преобразовани адресов | |
| GB2169118A (en) | Digit strobe designation | |
| SU940151A1 (ru) | Устройство обмена информацией | |
| SU991413A1 (ru) | Устройство дл определени максимального числа из группы чисел | |
| SU613406A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
| SU564723A1 (ru) | Устройство дл селекции информационных каналов | |
| SU362578A1 (ru) | Вычислительна система | |
| JPS58164075A (ja) | 記憶制御方式 | |
| JPH05324534A (ja) | Ｄｍａ転送方式 | |
| JPS59106024A (ja) | Ｄｍａ制御装置 |