JPS6350739B2 - - Google Patents
Info
- Publication number
- JPS6350739B2 JPS6350739B2 JP56108241A JP10824181A JPS6350739B2 JP S6350739 B2 JPS6350739 B2 JP S6350739B2 JP 56108241 A JP56108241 A JP 56108241A JP 10824181 A JP10824181 A JP 10824181A JP S6350739 B2 JPS6350739 B2 JP S6350739B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- sij
- internal diagnostic
- cpus
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006870 function Effects 0.000 claims description 16
- 238000003745 diagnosis Methods 0.000 claims description 8
- 230000002159 abnormal effect Effects 0.000 claims description 7
- 208000037408 Device failure Diseases 0.000 claims 2
- 238000012544 monitoring process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004092 self-diagnosis Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Description
【発明の詳細な説明】
本発明は、複数の中央演算処理装置（CPU）
を有するマルチ計算機システム、特に、システム
内での異常現象発生時のシステム再構成制御を行
う構成制御装置に関する。
を有するマルチ計算機システム、特に、システム
内での異常現象発生時のシステム再構成制御を行
う構成制御装置に関する。
中央演算処理装置（CPU）が自分単独でその
機能をチエツクする機能は自己診断機能と呼ばれ
る。この自己診断の方法には、複数の計算機が使
用される以前の、１台のCPUのみを中核として
構成されるシングルなCPUシステムの時代から、
種々の考え方が提案されている。例えば、CPU
上で各種命令を実行し、その命令が規定時間内に
正常に実行されるかをチエツクする方法、もつと
単純には、CPU内部処理異常、あるいは、電源
喪失の如くを外部系への出力信号として響報する
方法などがある。CPUが１台の場合は、システ
ムの構成要素（機器）のうち異常検出にて切替等
によりシステム機能を維持できるのは、高々複数
設けられた場合の周辺機器程度であり、中枢であ
るCPU故障の場合は、システム全機能喪失につ
ながる。
機能をチエツクする機能は自己診断機能と呼ばれ
る。この自己診断の方法には、複数の計算機が使
用される以前の、１台のCPUのみを中核として
構成されるシングルなCPUシステムの時代から、
種々の考え方が提案されている。例えば、CPU
上で各種命令を実行し、その命令が規定時間内に
正常に実行されるかをチエツクする方法、もつと
単純には、CPU内部処理異常、あるいは、電源
喪失の如くを外部系への出力信号として響報する
方法などがある。CPUが１台の場合は、システ
ムの構成要素（機器）のうち異常検出にて切替等
によりシステム機能を維持できるのは、高々複数
設けられた場合の周辺機器程度であり、中枢であ
るCPU故障の場合は、システム全機能喪失につ
ながる。
しかし、CPU、あるいはこれに準ずるフアイ
ル等の重要システム機器を複数個持つシステムに
おいては、当然ながら同等のCPU1台のシステム
の場合に比べて、より多くのシステム機能を果す
ことが可能になる。かかるシステムにおいて従来
から使用されている再構成の一例を第１図〜第３
図により説明する。第１図で、２台のCPU１，
２は周辺機器類（ハードウエア）１２を入出力バ
ス１１を介して共有して使用している。今、
CPU１にて処理Ａが、CPU２にて処理Ｂが行わ
れているとし、処理Ａは処理Ｂよりも優先させる
ものとする。この状態にて、CPU１が故障、即
ち停止した場合、CPU故障信号１３をCPU２は
受信して、再構成に入る。これを第２図で説明す
る。第２図の各ブロツク２１，２２，２３，２４
は左側部分がCPU１の内容、右側部分がCPU２
の内容を示している。従つて、ブロツク２１で
は、CPU１，２の両者が正常であることが示さ
れ、ブロツク２２では、CPU１が故障し処理Ａ
をCPU２が行つている再構成後の様子を示して
いる。ブロツク２３は、CPU１の故障がなおつ
てCPU１に処理Ｂを行わせている事例を示して
いる。ブロツク２４は、CPU２を切離し、CPU
１が処理Ａを行つている事例を示している。この
後に、切離したCPU２に処理Ｂを行わせること
によつてブロツク２１に戻る。３１〜３４はその
ルートを示している。
ル等の重要システム機器を複数個持つシステムに
おいては、当然ながら同等のCPU1台のシステム
の場合に比べて、より多くのシステム機能を果す
ことが可能になる。かかるシステムにおいて従来
から使用されている再構成の一例を第１図〜第３
図により説明する。第１図で、２台のCPU１，
２は周辺機器類（ハードウエア）１２を入出力バ
ス１１を介して共有して使用している。今、
CPU１にて処理Ａが、CPU２にて処理Ｂが行わ
れているとし、処理Ａは処理Ｂよりも優先させる
ものとする。この状態にて、CPU１が故障、即
ち停止した場合、CPU故障信号１３をCPU２は
受信して、再構成に入る。これを第２図で説明す
る。第２図の各ブロツク２１，２２，２３，２４
は左側部分がCPU１の内容、右側部分がCPU２
の内容を示している。従つて、ブロツク２１で
は、CPU１，２の両者が正常であることが示さ
れ、ブロツク２２では、CPU１が故障し処理Ａ
をCPU２が行つている再構成後の様子を示して
いる。ブロツク２３は、CPU１の故障がなおつ
てCPU１に処理Ｂを行わせている事例を示して
いる。ブロツク２４は、CPU２を切離し、CPU
１が処理Ａを行つている事例を示している。この
後に、切離したCPU２に処理Ｂを行わせること
によつてブロツク２１に戻る。３１〜３４はその
ルートを示している。
第３図は、同様にCPUの一方が故障した際の
他の様子を示す。先ず、ブロツク２１ではCPU
１，２の両者が正常であることが示されている。
CPU２が異常になつた場合、処理Ｂは処理Ａに
比して優先度が低いため、処理Ｂが停止しても処
理ＡはCPU１で継続しているため、切替制御は
不用である。そしてCPU２は切離され停止する。
他の様子を示す。先ず、ブロツク２１ではCPU
１，２の両者が正常であることが示されている。
CPU２が異常になつた場合、処理Ｂは処理Ａに
比して優先度が低いため、処理Ｂが停止しても処
理ＡはCPU１で継続しているため、切替制御は
不用である。そしてCPU２は切離され停止する。
次に、従来のマルチシステムにおいて、相互監
視がどのように行われているかをCPU4台の場合
を説明する。第４図はその事例であり、４台の
CPU１，２，３，４はリング状に形成配置され
ている。１台のCPUは、１台の監視CPUを対象
として持ち、４台の監視が互いにリング状に行わ
れている。図で、信号１５が相互監視応答要求信
号、１６は応答信号である。各CPUは、第５図
のフローチヤートに示す如く、監視すべきCPU
が「生」か「死」か（既に「死」ならば以下の処
理は不用）を判断し、「生」ならば応答要求信号
１５を発し、規定時間内に応答信号１６が被監視
CPUから出力しなければ、被監視CPUに異常が
あつたものとし、該被監視CPUの切離しを行い、
これを「死」の状態として扱う。これ以降は、残
りCPUの構成において予め定義されたモードに
再構成される。
視がどのように行われているかをCPU4台の場合
を説明する。第４図はその事例であり、４台の
CPU１，２，３，４はリング状に形成配置され
ている。１台のCPUは、１台の監視CPUを対象
として持ち、４台の監視が互いにリング状に行わ
れている。図で、信号１５が相互監視応答要求信
号、１６は応答信号である。各CPUは、第５図
のフローチヤートに示す如く、監視すべきCPU
が「生」か「死」か（既に「死」ならば以下の処
理は不用）を判断し、「生」ならば応答要求信号
１５を発し、規定時間内に応答信号１６が被監視
CPUから出力しなければ、被監視CPUに異常が
あつたものとし、該被監視CPUの切離しを行い、
これを「死」の状態として扱う。これ以降は、残
りCPUの構成において予め定義されたモードに
再構成される。
以上の如き従来の監視法では、CPUが明らか
に異常になつた場合（故障あるいは停止など）が
検出されるにすぎなく、従つてそれに基づくシス
テム再構成においても、システム機能全体からみ
たきめ細かい構成制御を行うには無理がある。例
えば、第４図の如くCPU4台のシステムにおい
て、CPU１では、処理A1、B1が行われ、CPU２
では処理A2、B2が行われることになつているも
のとする。全体がシステムとして機能するために
は、A1、A2のうちいずれか、且つB1、B2のうち
いずれかが機能していることが必要であるとしよ
う。前述の如き、CPU全体レベルの監視管理に
おいては、上記の如き細分された処理（モジユー
ル）は、それ自身内部での異常発生などによつて
は、単にモジユール機能停止のみとなり、構成制
御対象とならない場合もあり得る。このようにし
て、仮に機能A1と機能A2が停止していたとして
も、CPU１，２は上記した意味のレベルでは監
視にかからず、従つて、CPUは全体が見かけ上
健全にみえるにもかかわらず、システム機能は動
作停止してる事態が起り得る。
に異常になつた場合（故障あるいは停止など）が
検出されるにすぎなく、従つてそれに基づくシス
テム再構成においても、システム機能全体からみ
たきめ細かい構成制御を行うには無理がある。例
えば、第４図の如くCPU4台のシステムにおい
て、CPU１では、処理A1、B1が行われ、CPU２
では処理A2、B2が行われることになつているも
のとする。全体がシステムとして機能するために
は、A1、A2のうちいずれか、且つB1、B2のうち
いずれかが機能していることが必要であるとしよ
う。前述の如き、CPU全体レベルの監視管理に
おいては、上記の如き細分された処理（モジユー
ル）は、それ自身内部での異常発生などによつて
は、単にモジユール機能停止のみとなり、構成制
御対象とならない場合もあり得る。このようにし
て、仮に機能A1と機能A2が停止していたとして
も、CPU１，２は上記した意味のレベルでは監
視にかからず、従つて、CPUは全体が見かけ上
健全にみえるにもかかわらず、システム機能は動
作停止してる事態が起り得る。
本発明の目的は、きめの細かい監視と再構成制
御とをはかつてなる計算機システムの構成制御装
置を提供するものである。
御とをはかつてなる計算機システムの構成制御装
置を提供するものである。
本発明の要旨は、CPUの自己診断の他にCPU
間の診断とをはかり、システム再構成を行わしめ
るようにした点にある。更に、診断内容として
は、ソフト及びシステム上の面から主としてみた
機能毎の診断、及びCPUに付加される周辺機器
（ハードウエア）の診断とをはかつて、システム
再構成に供せしめている。以下、本発明を詳述す
る。
間の診断とをはかり、システム再構成を行わしめ
るようにした点にある。更に、診断内容として
は、ソフト及びシステム上の面から主としてみた
機能毎の診断、及びCPUに付加される周辺機器
（ハードウエア）の診断とをはかつて、システム
再構成に供せしめている。以下、本発明を詳述す
る。
第６図は、CPU4台より成る計算機システムの
再構成制御装置の実施例を示す。４台の計算機
１，２，３，４は、相互に監視する関係に構成さ
れている。この役割は、信号線１２，２１，１
３，３１，１４，４１，２４，４２，２３，３
２，３４，４３が果す。各CPUの外部には、
CPU状態信号を記憶するレジスタ１０１，１０
２，１０３，１０４を設けている。構成制御部５
は、本実施例の中心をなし、各レジスタ１０１，
１０２，１０３，１０４に格納されているCPU
状態信号を取込みシステム再構成のための処理、
及びその結果に基づく再構成制御を行う。再構成
制御は信号線５１，５２，５３，５４に乗る再構
成制御信号によつて行う。
再構成制御装置の実施例を示す。４台の計算機
１，２，３，４は、相互に監視する関係に構成さ
れている。この役割は、信号線１２，２１，１
３，３１，１４，４１，２４，４２，２３，３
２，３４，４３が果す。各CPUの外部には、
CPU状態信号を記憶するレジスタ１０１，１０
２，１０３，１０４を設けている。構成制御部５
は、本実施例の中心をなし、各レジスタ１０１，
１０２，１０３，１０４に格納されているCPU
状態信号を取込みシステム再構成のための処理、
及びその結果に基づく再構成制御を行う。再構成
制御は信号線５１，５２，５３，５４に乗る再構
成制御信号によつて行う。
全体動作の説明をする前に、各CPU内での状
態検出及びその処理について述べよう。
態検出及びその処理について述べよう。
先ず、各々のCPU内での状態把握のために、
内部診断指標Sijを導入し、次の如く定義する。
内部診断指標パラメータγijを、 γij＝ 〓k αijk・Tik＋ 〓l βijｌ・Pil ……(1) とするとき、内部診断指標Sijは、 γij≧γhの時、Sij＝1.0 ……(2) γh＞γij＞γlの時、Sij＝γij−γl／γh−γl……(3
) γl＞γijの時、Sij＝0.0 ……(4) と定義する。ここに、 Sij；第ｉ−CPUの第ｊ−CPU向け内部状態内部
診断指標、 γij；第ｉ−CPUの第ｊ−CPU向け内部診断指標
パラメータ、 γh；状態値化上限パラメータ、 γl；状態値化下限パラメータ、 Tik；第ｉ−CPU内第ｋ機能故障指標、（稼動不
可で1.0、稼動可で0.0とする） Pil；第ｉ−CPU管理下第ｌハードウエア故障指
標、 αijk；Tikへの重み付け因子、 βijl；Pilへの重み付け因子、（０≦αijk、βijl1.
0と
する）。
内部診断指標Sijを導入し、次の如く定義する。
内部診断指標パラメータγijを、 γij＝ 〓k αijk・Tik＋ 〓l βijｌ・Pil ……(1) とするとき、内部診断指標Sijは、 γij≧γhの時、Sij＝1.0 ……(2) γh＞γij＞γlの時、Sij＝γij−γl／γh−γl……(3
) γl＞γijの時、Sij＝0.0 ……(4) と定義する。ここに、 Sij；第ｉ−CPUの第ｊ−CPU向け内部状態内部
診断指標、 γij；第ｉ−CPUの第ｊ−CPU向け内部診断指標
パラメータ、 γh；状態値化上限パラメータ、 γl；状態値化下限パラメータ、 Tik；第ｉ−CPU内第ｋ機能故障指標、（稼動不
可で1.0、稼動可で0.0とする） Pil；第ｉ−CPU管理下第ｌハードウエア故障指
標、 αijk；Tikへの重み付け因子、 βijl；Pilへの重み付け因子、（０≦αijk、βijl1.
0と
する）。
(2)式は完全に異常状態を示し、(4)式は完全に正
常状態を示し、(3)式はその中間の事例、即ち部分
的な異常状態を示している。
常状態を示し、(3)式はその中間の事例、即ち部分
的な異常状態を示している。
以上の定義をもとに、第６図の動作を説明す
る。CPU１〜４の各CPU内において生成された
状態信号Sijは、信号線１２，２１，１４，４１，
１３，３１，２３，３２，３４，４３，２４，４
２を介して互いに相手系へと送られる。但し、ｉ
＝ｊは自己指定であり、自己診断に供される。
各々のCPUは自分自身の診断指標に加え、上記
の送出信号受信により、他CPUの診断指標も得
ることになる。即ち、CPU−ｉにおいては、
（Si1，Si2，Si3………，Sio）というシステム内ｎ
台（（図示ではｎ＝４）のCPUの状態行ベクトル
が形成できる。この状態行ベクトルは、各CPU
対応のレジスタ１０１〜１０４に送られ一時記憶
される。このレジスタ１０１〜１０４内の状態行
ベクトルデータは、構成制御部５へ送られる。
尚、状態行ベクトルのデータＳはSijであるが、
このSijは、他系のCPUからSijを受けとつた場合
と、受けとらなかつた場合とがあるため、次のよ
うに投票信号Vijに変換し、この投票信号Vijをレ
ジスタ１０１〜１０４に記憶させている。
る。CPU１〜４の各CPU内において生成された
状態信号Sijは、信号線１２，２１，１４，４１，
１３，３１，２３，３２，３４，４３，２４，４
２を介して互いに相手系へと送られる。但し、ｉ
＝ｊは自己指定であり、自己診断に供される。
各々のCPUは自分自身の診断指標に加え、上記
の送出信号受信により、他CPUの診断指標も得
ることになる。即ち、CPU−ｉにおいては、
（Si1，Si2，Si3………，Sio）というシステム内ｎ
台（（図示ではｎ＝４）のCPUの状態行ベクトル
が形成できる。この状態行ベクトルは、各CPU
対応のレジスタ１０１〜１０４に送られ一時記憶
される。このレジスタ１０１〜１０４内の状態行
ベクトルデータは、構成制御部５へ送られる。
尚、状態行ベクトルのデータＳはSijであるが、
このSijは、他系のCPUからSijを受けとつた場合
と、受けとらなかつた場合とがあるため、次のよ
うに投票信号Vijに変換し、この投票信号Vijをレ
ジスタ１０１〜１０４に記憶させている。
Sijを受信できた時 Vij＝Sij
Sijを受信できなかつた時 Vij＝1.0 ……(5)
この投票信号Vijは、各レジスタ１０１〜１０
４から構成制御部５に送られ、構成制御部５は、
各CPUからレジスタ１０１〜１０４を介しての
投票信号によるマトリツクスVijから次式により
各CPUの状態判断を行う。
４から構成制御部５に送られ、構成制御部５は、
各CPUからレジスタ１０１〜１０４を介しての
投票信号によるマトリツクスVijから次式により
各CPUの状態判断を行う。
3.0・Vii＋
〓i
≠jVij≧3.0−Vb ……(6)
ここでVbはデツトバンドである。(6)式は、ｉ
番目のCPUの状態判断式であり、以下のことを
意味する。即ち、ViiとはCPU自身の自己用の信
号であり、この自己用のViiに対しては３倍する。
一方、ｉ≠ｊであるVi1、Vi2、………に対して
は、それぞれを単純加算する。この単純加算が 〓i
≠ｊVijである。４台のCPUを有するシステムにあ
つては単純加算は（V12＋V13＋V14）となる。３
倍としたのは、この４台の事例のためである。右
辺の「3.0」先の３倍に対応した数値である。尚、
(6)式は再構成判断の情報として提供される。かく
して、(6)式を満すCPU（番号ｉ）はダウンしてい
ると判断され、システムより切離され、全体が再
構成されるべく制御信号の信号線５１〜５４を介
して送出する。この制御信号を受けた該当CPU
は、制御信号の指示のもとに必要な再構成が行わ
れる。
番目のCPUの状態判断式であり、以下のことを
意味する。即ち、ViiとはCPU自身の自己用の信
号であり、この自己用のViiに対しては３倍する。
一方、ｉ≠ｊであるVi1、Vi2、………に対して
は、それぞれを単純加算する。この単純加算が 〓i
≠ｊVijである。４台のCPUを有するシステムにあ
つては単純加算は（V12＋V13＋V14）となる。３
倍としたのは、この４台の事例のためである。右
辺の「3.0」先の３倍に対応した数値である。尚、
(6)式は再構成判断の情報として提供される。かく
して、(6)式を満すCPU（番号ｉ）はダウンしてい
ると判断され、システムより切離され、全体が再
構成されるべく制御信号の信号線５１〜５４を介
して送出する。この制御信号を受けた該当CPU
は、制御信号の指示のもとに必要な再構成が行わ
れる。
以上の実施例によれば、各CPUは自己診断の
他に、他CPUとの関係からみた他CPUの診断を
行つており、それらはすべて再構成制御部に集約
できる構成をとつているため、きめの細かい再構
成制御が可能になつた。尚、再構成制御部は、一
種のCPUであつてもよく、更には４台のCPUの
１つにこの再構成制御部の機能を持たせてもよ
い。この時のこのCPUはマスタCPUと称すこと
ができる。この場合、各CPUの状態判断は、マ
スタ指定しているCPU１を最初に実施し、これ
がダウンしている場合は、予め決めた継承権に
て、マスタCPUを移動させた後、再度マトリツ
クスVijをダウンCPU番号の行および列を排除し
て考えることによつて実施可能である。
他に、他CPUとの関係からみた他CPUの診断を
行つており、それらはすべて再構成制御部に集約
できる構成をとつているため、きめの細かい再構
成制御が可能になつた。尚、再構成制御部は、一
種のCPUであつてもよく、更には４台のCPUの
１つにこの再構成制御部の機能を持たせてもよ
い。この時のこのCPUはマスタCPUと称すこと
ができる。この場合、各CPUの状態判断は、マ
スタ指定しているCPU１を最初に実施し、これ
がダウンしている場合は、予め決めた継承権に
て、マスタCPUを移動させた後、再度マトリツ
クスVijをダウンCPU番号の行および列を排除し
て考えることによつて実施可能である。
本発明によれば、自己、他者を含めての内部診
断指標Sijが提供でき、システム再構成のための
情報の提供ができるようになつた。これにより、
各CPUの不貢献度的なものを、システム全体を
CPU構成の中でとらえているため、より、きめ
細かいバツクアツプ処理が可能となる効果があ
る。
断指標Sijが提供でき、システム再構成のための
情報の提供ができるようになつた。これにより、
各CPUの不貢献度的なものを、システム全体を
CPU構成の中でとらえているため、より、きめ
細かいバツクアツプ処理が可能となる効果があ
る。
第１図は、従来のシステム構成例を示す概念
図、第２図、第３図は、それぞれ、従来のシステ
ム再構成時における状態遷移図、第４図は従来の
CPU相互監視を説明するブロツク図、第５図は
フローチヤート図、第６図は、本発明によるシス
テム再構成装置の実施例図である。 １〜４……CPU、５……構成制御部。
図、第２図、第３図は、それぞれ、従来のシステ
ム再構成時における状態遷移図、第４図は従来の
CPU相互監視を説明するブロツク図、第５図は
フローチヤート図、第６図は、本発明によるシス
テム再構成装置の実施例図である。 １〜４……CPU、５……構成制御部。
Claims (1)
- 【特許請求の範囲】 １ 複数のCPUを備え、各CPUには入出力機器
が接続され、各々のCPUがシステム全体の機能
を分担あるいは冗長して受けもつている計算機シ
ステムにおいて、 各CPU(i)（ｉ＝１、２、………）内に設けた
自己用、他者用の内部診断指標Sij（ｉ＝１、２、
………、ｊ＝１、２、………）を求める第１の手
段と、全CPUからの内部診断指標Sijからシステ
ム再構成用の情報を提供する第２の手段とを備
え、 上記第１の手段は、自己CPU内の機能毎の機
能故障診断指標Tik（ｋ＝１、２、………）と自
己のCPUに接続する入出力機器毎の入出力機器
故障診断指標Pil（ｌ＝１、２、………）とを求
め、この指標Tik及びPilとを自己用、他者用そ
れぞれ個有の重みをつけて自己用、他者用の内部
診断指標Sij（ｉ＝１、２、………、ｊ＝１、２、
………）を求める構成とする計算機システムの構
成制御装置。 ２ 複数のCPUを備え、各CPUには入出力機器
が接続され、各々のCPUがシステム全体の機能
を分担あるいは冗長して受けもつている計算機シ
ステムにおいて、 各CPU(i)（ｉ＝１、２、………）内に設けた
自己用、他者用の内部診断指標Sij（ｉ＝１、２、
………、ｊ＝１、２、………）を求める第１の手
段と、全CPUからの内部診断指標Sijからシステ
ム再構成用の情報を提供する第２の手段とを備
え、 上記第１の手段は、自己CPU内の機能毎の機
能故障診断指標Tik（ｋ＝１、２、………）と自
己のCPUに接続する入出力機器毎の入出力機器
故障診断指標Pil（ｌ＝１、２、………）とを求
め、この指標Tik及びPilとを自己用、他者用そ
れぞれ個有の重みをつけて自己用、他者用の内部
診断指標Sij（ｉ＝１、２、………、ｊ＝１、２、
………）を求め、該内部診断指標Sijと上下限設
定値との比較のもとで上下限外にあつては正常、
異常との区分けをし、上下限内にあつてはそのま
まSijを利用し、かくして得た情報を正規の内部
診断指標Sijとして出力するものとし、 上記第２の手段は、全CPUからの正規の内部
診断指標Sij（ｉ＝１、２、………、ｊ＝１、２、
………）を取込み、受信の有無を基準として受信
有ればSijをそのまま取込み受信無しであれば異
常の表示状態とし、これらのSij及び異常の表示
状態とを信号Vijとして形成し、かくして得た全
CPU対応の信号Vij（ｉ＝１、２、………、ｊ＝
１、２、………）について、各CPU毎に自己用
及び他者用のVijから各CPU毎の状態判断を行
い、この判断結果をシステム再構成用の情報とし
て提供してなる構成とする構成制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108241A JPS5810258A (ja) | 1981-07-13 | 1981-07-13 | 計算機システムの構成制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108241A JPS5810258A (ja) | 1981-07-13 | 1981-07-13 | 計算機システムの構成制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810258A JPS5810258A (ja) | 1983-01-20 |
| JPS6350739B2 true JPS6350739B2 (ja) | 1988-10-11 |
Family
ID=14479647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56108241A Granted JPS5810258A (ja) | 1981-07-13 | 1981-07-13 | 計算機システムの構成制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810258A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008004330A1 (fr) * | 2006-07-04 | 2008-01-10 | Fujitsu Limited | Système à processeurs multiples |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH046383Y2 (ja) * | 1985-07-19 | 1992-02-21 | ||
| US4710926A (en) * | 1985-12-27 | 1987-12-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fault recovery in a distributed processing system |
| JPS63213035A (ja) * | 1987-03-02 | 1988-09-05 | Mitsubishi Electric Corp | プログラマブル制御装置の制御方法 |
| JPS6428742A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Fault detection system for computer system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081235A (ja) * | 1973-11-16 | 1975-07-01 |
-
1981
- 1981-07-13 JP JP56108241A patent/JPS5810258A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081235A (ja) * | 1973-11-16 | 1975-07-01 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008004330A1 (fr) * | 2006-07-04 | 2008-01-10 | Fujitsu Limited | Système à processeurs multiples |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5810258A (ja) | 1983-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392199A (en) | Fault-tolerant system employing multi-microcomputers using two-out-of-three majority decision | |
| CA1176337A (en) | Distributed signal processing system | |
| US4894828A (en) | Multiple sup swap mechanism | |
| JPS6350739B2 (ja) | ||
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JPS6112580B2 (ja) | ||
| JP2855633B2 (ja) | マルチプロセッサシステムにおけるデュアルポートメモリの故障診断装置 | |
| Ammann et al. | ATTEMPTO: a fault-tolerant multiprocessor working station: design and concepts | |
| JP2946541B2 (ja) | 二重化制御システム | |
| KR890003489B1 (ko) | 프로그램 가능한 감시 제어시스템 | |
| JP2725385B2 (ja) | 情報処理システムのデータ転送方式 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPH01292562A (ja) | マルチｃｐｕシステム | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPS61135293A (ja) | 遠方監視制御システム | |
| JPS6341104B2 (ja) | ||
| JPS5822469A (ja) | 中央監視制御装置 | |
| JPH04219831A (ja) | コンピュータ間共用装置の診断方式 | |
| KR19980021981A (ko) | 엘리베이터 군관리 시스템의 오류 복구 장치 | |
| JPH0434184B2 (ja) | ||
| JPH0341863B2 (ja) | ||
| JPH0118460B2 (ja) | ||
| JP2001040906A (ja) | 能動型制震構造物のリアルタイム制御システム | |
| JPS627582B2 (ja) |