JPS6350117A - ゲ−トタ−ンオフサイリスタの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ゲートターンオフサイリスタ（ＧＴ０サイリ
スタ）の陽掻−陰極間電流が遮断されているオフ状態を
、正常作動時にこのオフ状態を生じさせかつ保持するゲ
ート端子−陰極端子間の負の制御電圧が喪失してもなお
保持するための制御装置に関する。

〔従来の技術〕

ＧＴＯサイリスタは通常のサイリスタにくらべて、構成
要素を流れる陽極−陰極間電流が正常作動中にいつでも
十分な負のゲート−陰極閾電圧の印加により遮断され得
る点で優れていることは知られている。構成要素はこれ
により陽極−陰＋ｉ間電流の自然零通過を待つ必要なし
にオフ状態に制御され得る。この切換状態は原理的に、
たといターンオフ用の負のゲート−陰極閾電圧がその間
に消滅しても、すなわちゲート端子が“オープン”であ
っても持続する。生ずる静的陽極−陰極閾電圧またはオ
フ状態でのその変化速度に対する最大許容値が超過され
ないかぎり、ＧＴＯサイリスタの望まれない“オーバー
ヘッド点弧”のおそれはない。

しかし、この種の限界値は場合によっては強く温度に関
係しかつ個々に異なる変動を受ける。さらに、しばしば
他の回路部分からオフ状態のサイリスタの陽極−陰極間
通路に作用する大きな立ち上がり速度の過電圧が確実に
排除されない、これらの理由から、また最適な構成要素
利用の必要のゆえに、ターンオフ挙動が改善され、また
その保持がすべての作動状態で保証されなければならな
い、ＧＴＯサイリスタを備えた回路の正常作動中は、こ
のことは、ターンオフ用の負のゲート−陰極閾電圧が各
サイリスタのオフ状態でも引き続きその制御通路に作用
することにより簡単な仕方で達成される。オフ状態でサ
イリスタ陽極を流れる、陽極−陰極間の相応の静的およ
び（または）動的電圧印加の際にいわゆる“アバランシ
ェ効果”を介してサイリスタのオーバーヘッド点弧を惹
起し得る熱的オフ電流は、印加されている負のゲート−
陰極閾電圧により導き出される。

それに対して故障の場合、すなわちオフ状態を保持する
負のゲート−陰極閾電圧の喪失またはこの制御電圧を間
接的にドライブする供給電圧の喪失の際には、新たにオ
ーバーヘッド点弧の危険が生ずる。特に変換装置回路、
たとえばインバータでは、追加的に制御部分内の１つま
たはそれ以上の供給電圧の故障に伴って電力部分に短絡
が惹起される。

特に負のゲート−陰極閾電圧の喪失の際にＧＴＯサイリ
スタのターンオフ挙動を保証するため、ゲート−陰極間
通路に低抵抗の抵抗を挿入することは既に知られている
。この種の１つの装置が第７図に示されている。第７図
中の抵抗２は分路として作用し、またゲート端子ＧＴか
ら到来する熱的オフ電流−１，をサイリスタ内部のｎｐ
ｎ　）ランジスタ構造を経て直接に外部の陰極端子Ｋに
導き出す。

しかし、この装置の大きな欠点は、この抵抗が特にサイ
リスタのターンオフの間に、またオフ状態で、印加され
ている負のゲート−陰極閾電圧に基づいて大きな損失電
力を惹起することにある。

加えて、分路は低抵抗であるほど有効である。従って、
大きな駆動電力が与えられなければならず、このことは
特に開閉網部分の使用の際に高いコストを惹起する。さ
らに、これにより制御回路内に生ずる熱量を導き出すた
め追加的な対策が必要である。

〔発明が解決しようとする問題点〕

従って、本発明の目的は、ＧＴＯサイリスタのターンオ
フ能力が故障時、すなわち特に負のゲート−陰極閾電圧
の喪失の際にも保持され得るようにする装置を提供する
ことである。サイリスタの正常作動への悪影響はできる
かぎりわずかに留められなければならない。特に追加的
な電気的損失が生じてはならない。

（問題点を解決するための手段〕 この目的は、本発明によれば、特許請求の範囲第１項に
記載の特徴により達成される。他の有利な実施例は特許
請求の範囲第２項以下にあげられている。

〔実施例〕 以下、第１図ないし第６図に示されている実施例により
本発明を一層詳細に説明する。

第１図には本発明による装置の原理回路図が示されてい
る。電気的に駆動可能な開閉要素は１つの機械的スイッ
チの形態で示されている。このスイッチは１つの電気−
機械的駆動部３１とそれにより駆動される１つの常時閉
路スイッチ３２とから成っている。スイッチは第１図中
に駆動された位置、すなわち開かれた位置で示されてい
る。このスイッチは、駆動部３１における任意の極性の
直流電圧Ｕ、Ｋが消滅するとき、休止位置に復帰する。

この装置により簡単な仕方で既に、故障時に、すなわち
サイリスタのゲート−陰極閾電圧の喪失の際に所望の低
抵抗の分路をスイッチオンすることが可能である。

電子的回路では電気−機械的開閉要素はしばしば望まれ
ず、また特に場合によっては制御電圧レベルが変わるゆ
えに、既存の回路コンセプトのなかに組み入れるのに費
用がかかる。この理由から、電気的に制御可能な開閉要
素の代わりに１つの電子的構成要素を使用することは特
に有利である。

ここで再び特に電界効果トランジスタはそのほぼ無電力
の制御可能性、良好な調節可能性および低い損失電力に
基づいて特に適している。ここで、ゲート端子に対する
制御電圧の故障の際にスイッチオンされている、すなわ
ち“自己導通性”を有する形式が使用されることは好ま
しい。

従って、第２図による実施例では１つの自己導通性ｎチ
ャネル−接合ゲート形電界効果トランジスタ４が電気的
に駆動可能な開閉要素として使用されている。加えて電
界効果トランジスタとして非対称的に阻止または逆方向
導通する形式が使用される場合、トランジスタのドレイ
ン−ソース間通路の望ましくない逆作動を避けるため追
加的に低い導通電圧を有する１つのダイオードが直列に
接続されることは特に有利である。第２図の回路には、
ＧＴＯサイリスタのゲート端子から陰極端子へ向けられ
た導通方向を有するようなダイオード１１が既に含まれ
ている。トランジスタのゲート電極Ｇはこの実施例では
導通方向に配置されている別のダイオード４１を介して
サイリスタ１のゲート端子ＧＴと接続されている。電界
効果トランジスタは、正常作動中に生ずる負のサイリス
タ−が−トー陰極間電圧がトランジスタの“ピンチオフ
電圧”よりも低く、従って阻止されるように選択される
。トランジスタは、サイリスターゲート−陰極閾電圧が
消滅するときもしくはサイリスタのターンオンの際に正
になるとき、初めて導通状態になる。前者の場合には、
トランジスタが熱的オフを流を導き出すための低抵抗の
分路を構成する、考察されている故障が存在する。ダイ
オード４１の極性に基づいてトランジスタは正の電圧Ｕ
ｏの際にも導通している。しかし、この場合、サイリス
タのターンオンの際の物理的効果に基づいて、再びトラ
ンジスタにおいてドレイン−ソース間電圧として反映す
る非常にわずかなサイリスターゲート−陰極閾電圧が生
ずるので、トランジスタはその出力特性領域のいわゆる
“オーム性範囲”内で作動せしめられる。従って、駆動
損失として生じ、サイリスタのゲートへの正の制御電流
ｉＧとして失われるトランジスタのドレイン電流は比較
的わずかにとどまる。

本発明による装置の１つの別の有利な実施例が第３図に
示されている。この実施例は、サイリスタをターンオフ
しかつオフ状態を保持する負のサイリスターゲート−陰
極閾電圧−ＵＣｘを用意するための１つの追加的なドラ
イバ１４を含んでいる。

このドライバの主要な構成部分は１つの供給電圧源Ｕ。

Ｎであり、その端子９２における正の電位はサイリスタ
の陰極端子にと接続されている。端子９１における負の
電位は、１つのスイッチ５および実際に組み入れられて
いるまたは寄生的なインダクタンス６を介してターンオ
フの場合にサイリスタｌのゲート端子ＧＴと接続される
。いま、トランジスタ４の制御端子Ｇが供給電圧の端子
９１における負の電位と接続されていることは特に有利
である。こうして、トランジスタがサイリスタの正常作
動中に常に阻止されており、従ってまた分路が無効であ
ることが保証されている。これにより□正常作動中に追
加的な損失は全く生じない。

第４図には本発明による装置の１つの別の特に有利な実
施例が示されている。この場合、電気的に制御可能な開
閉要素として１つの自己導通性ｎチャネルＭｏ５ｉ界効
果トランジスタ１０（単に”ＭＯＳ−ＦＥＴ”と呼ぶ）
が使用されている。

これはその無電力の駆動およびその低いドレイン−ソー
ス間抵抗に基づいて特に適している。この種の電界効果
トランジスタでは一般にその内部垂直構造に基づいて１
つのいわゆる“逆ダイオード”がソース電極とドレイン
電極との間に有効である。

この逆ダイオードはトランジスタを、正常作動中には正
のドレイン−ソース間電圧の極性の反転の際に出力側で
短絡する。インバータ回路では、このことは特に望まし
い。なぜならば、これによりいわゆる“フリーホイーリ
ングダイオード”が省略され得るからである。それに対
して、いまの場合には、この短絡は同じくトランジスタ
ードレイン−ソース間通路に対して導通方向に配置され
ている１つの直列ダイオード１１により阻止されなけれ
ばならない、なぜならば、さもなければ分路がターンオ
フされたサイリスタにおいても有効になるからである。

直列ダイオードとしてはショットキーダイオードが特に
通している。この構成要素の低い導通電圧に基づいて分
路の低抵抗性はこれにより損なわれない。その際にＭＯ
Ｓ−ＦＥＴの駆動は第２図による実施例の場合と同一の
仕方でダイオード４１を介してサイリスタのゲート端子
へのゲート電極の接続により行われる。同じく、ＭＯＳ
−ＦＥＴの駆動は、第４図中にも示されているように、
第３図による実施例に相応して可能である。第４図では
、使用されているドライバ１５はサイリスタの駆動のた
めに、たとえばそのターンオンのために必要とされる主
な開閉要素を追加されている。

これは特に、負の電位でサイリスター陰極端子と接続さ
れている１つの別の供給電圧ＵＧＦ、１つの別のスイッ
チ７およびスイッチオンされるゲート電流り、を規定す
るための電圧制御される電流源８である。

種々の電界効果トランジスタの形式、特に種々のしきい
電圧を有する形式への適合のために、トランジスタを正
常作動中に阻止する供給電圧ＵＧＮが１つの分圧器を介
して電界効果トランジスタのデータに適合されることは
有利である。この分圧器は第５図による実施例に相応し
て両抵抗１２および１３から成っており、また端子９１
を介して供給電圧源Ｕ。の負の電位およびサイリスタの
陰極端子に接続されている。トランジスタのゲートは両
抵抗の間に接続されている。

本発明の１つの別の実施例では、特に１つのＭＯＳ−Ｆ
ＥＴＩＯにおいて分路内に分圧器が供給電圧源Ｕ。の負
の電位とサイリスタのゲート端子ＧＴとの間に接続され
ているならば、特に有利である。この場合が第６図によ
る実施例に示されている。ｎチャネル−接合ゲート形電
界効果トランジスタと対照的に自己導通性ｎチャネルＭ
ＯＳ電界効果トランジスタの入力制御特性曲線はＵ　Ｇ
ｓ　／■、特性領域の第２象限内のほかに第１象限内に
もある。正のゲート−ソース間電圧の印加により、ドレ
イン電流、従ってまたトランジスタの導電性を高めるこ
とが可能である。この場合、電圧源ＵＩの端子９１とサ
イリスタの陰極との間に電位差が生じないので、分圧器
１２．１３を経て流れる熱的オフ電流−ｔｃの部分によ
り正のゲート−ソース間電圧がＭＯＳ−ＦＥＴの制御通
路に生ぜしめられる。こうしてトランジスタの“正帰還
”が行われ、それにより分路の導通抵抗が一層減ぜられ
る。

導通抵抗を一石減するため、分路内の電気的に制御可能
な開閉要素、特に電界効果トランジスタを、直接に導通
通路、すなわちドレイン−ソース間通路に並列に接続さ
れており同時に駆動される複数個の同種の開閉要素から
構成することは特に有利である。

【図面の簡単な説明】

第１図はサイリスターゲート−陰極間通路に対する本発
明による追加接続可能な低抵抗の分路を示す図、第２図
は分路内の開閉要素としての接合ゲート形電界効果トラ
ンジスタを有する本発明の１つの実施例を示す図、第３
図はサイリスタのターンオフおよび電界効果トランジス
タの駆動のための１つのドライバを有する１つの別の実
施例を示す図、第４図は分路内に１つのＭＯＳ電界効果
トランジスタと直列に配置されているダイオードとを有
する１つの別の実施例を示す図、第５図は電界効果トラ
ンジスタの駆動のための１つの追加的な分圧器を有する
１つの別の実施例を示す図、第６図は分圧器の他の配置
を有する１つの別の実施例を示す図、第７図はサイリス
ターゲート−陰極間通路の公知の配線を示す図である。 １・・・ゲートターンオフサイリスタ、２・・・ゲート
−陰極間抵抗、４・・・自己導通性ｎチャネル−接合ゲ
ート形電界効果トランジスタ、５．７・・・開閉要素、
６・・・インダクタンス、訃・・電流源、１０・・・自
己導通性ｎチャネルＭＯＳ電界効果トランジスタ、１１
・・・ショットキーダイオード、１２．１３・・・分圧
抵抗器、１４．１５・・・ドライバ、４１・・・ダイオ
ード。 ＩＧ　３

Claims (1)

1. 【特許請求の範囲】 １）ゲートターンオフサイリスタ（ＧＴＯサイリスタ）
   （１）の陽極−陰極間電流が遮断されているオフ状態を
   、正常作動時にこのオフ状態を生じさせかつ保持するゲ
   ート端子（ＧＴ）−陰極端子（Ｋ）間の負の制御電圧（
   −Ｕ＿Ｇ＿Ｋ）が喪失しても保持するための装置におい
   て、 ａ）１つの自己導通性ｎチャネル電界効果トランジスタ
   （４、１０）から成る１つの追加接続可能な低抵抗の分
   路が設けられており、この電界効果トランジスタのドレ
   インまたはソース電極（Ｄ、Ｓ）はゲートターンオフサ
   イリスタのゲートまたは陰極端子（ＧＴ、Ｋ）と接続さ
   れており、また ｂ）電界効果トランジスタのゲート電極（Ｇ）と接続さ
   れており、また電界効果トランジスタがゲートターンオ
   フサイリスタへの負の制御電圧の印加時にオフ状態にあ
   るように電界効果トランジスタを駆動する手段（４１；
   １２、１３）が設けられている ことを特徴とするゲートターンオフサイリスタの制御装
   置。 ２）電界効果トランジスタのゲート電極（Ｇ）からゲー
   トターンオフサイリスタ（１）のゲート端子（ＧＴ）へ
   導通方向に配置されている１つのダイオード（４１）が
   電界効果トランジスタ（４）を駆動するための手段とし
   て設けられていることを特徴とする特許請求の範囲第１
   項記載の装置。 ３）自己導通性ｎチャネル電界効果トランジスタが、ソ
   ース電極からドレイン電極へ電流を通ずる作用をする内
   部の逆ダイオードを有する１つの電力用ＭＯＳ電界効果
   トランジスタ（１０）であり、それに直列にゲートター
   ンオフサイリスタのゲート端子から陰極端子へ導通方向
   に配置されている低い導通電圧を有する１つの別のダイ
   オード（１１）が接続されていることを特徴とする特許
   請求の範囲第２項記載の装置。 ４）ゲートターンオフサイリスタのオフ状態を生じさせ
   かつ保持するための負の制御電圧（−Ｕ＿Ｇ＿Ｋ）に対
   する少なくとも１つの供給電圧源（Ｕ＿Ｇ＿Ｎ）を含ん
   でいるゲートターンオフサイリスタ（１）を駆動するた
   めの１つのドライバ（１４、１５）を有しており、電界
   効果トランジスタ（４、１０）を駆動するための手段と
   して電界効果トランジスタのゲート電極（Ｇ）が供給電
   圧源の負の電位（９１）と接続されていることを特徴と
   する特許請求の範囲第１項記載の装置。 ５）電界効果トランジスタ（４、１０）を駆動するため
   の手段が、供給電圧源（Ｕ＿Ｇ＿Ｎ）の負の電位（９１
   ）及びゲートターンオフサイリスタ（１）の陰極端子（
   Ｋ）と接続されている１つの分圧抵抗器（１２、１３）
   を含んでおり、その中間点に電界効果トランジスタのゲ
   ート電極（Ｇ）が接続されていることを特徴とする特許
   請求の範囲第４項記載の装置。 ６）自己導通性ｎチャネル電界効果トランジスタが、ソ
   ース電極からドレイン電極へ電流を通ずる作用をする内
   部の逆ダイオードを有する１つの電力用ＭＯＳ電界効果
   トランジスタ（１０）であり、それに直列にゲートター
   ンオフサイリスタのゲート端子から陰極端子へ導通方向
   に配置されている低い導通電圧を有する１つの別のダイ
   オード（１１）が接続されていることを特徴とする特許
   請求の範囲第１項、第４項および第５項のいずれか１項
   に記載の装置。 ７）自己導通性ｎチャネル電界効果トランジスタが、ソ
   ース電極からドレイン電極へ電流を通ずる作用をする内
   部の逆ダイオードを有する１つの電力用ＭＯＳ電界効果
   トランジスタ（１０）であり、それに直列にゲートター
   ンオフサイリスタのゲート端子から陰極端子へ導通方向
   に配置されている低い導通電圧を有する１つの別のダイ
   オード（１１）が接続されており、また分圧抵抗器（１
   ２、１３）が供給電圧源（Ｕ＿Ｇ＿Ｎ）の負の電位（９
   １）及びゲートターンオフサイリスタ（１）のゲート端
   子（ＧＴ）と接続されていることを特徴とする特許請求
   の範囲第５項記載の装置。 ８）電界効果トランジスタと直列に接続されている前記
   別のダイオード（１１）がショットキーダイオードであ
   ることを特徴とする特許請求の範囲第３項、第６項およ
   び第７項のいずれか１項に記載の装置。 ９）追加接続可能な低抵抗の分路が、ゲート電極で互い
   に接続されている複数個の並列接続された電界効果トラ
   ンジスタから成っていることを特徴とする特許請求の範
   囲第１項ないし第８項のいずれか１項に記載の装置。