DE3425414A1

DE3425414A1 - Leistungsschalter mit einem abschaltthyristor

Info

Publication number: DE3425414A1
Application number: DE19843425414
Authority: DE
Inventors: Jenö Dr.-Ing. 8000 München Tihanyi
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1984-07-10
Filing date: 1984-07-10
Publication date: 1986-01-16

Description

Leistungsschalter mit einem Abschaltthyristor
Die Erfindung bezieht sich auf einen Leistungsschalter mit einem Abschaltthyristor, dem katodenseitig ein erster FET in Reihe geschaltet ist.
Ein solcher Leistungsschalter ist beispielsweise in der Zeitschrift "Solid State Electronics, Band 25, Nr. 5, Mai 1982, Seiten 345 bis 353 beschrieben worden. Dieser Leistungsschalter besteht aus einem feldgesteuerten Thyristor, dem katodenseitig ein MOSFET in Reihe geschaltet ist. Der Gateanschluß des Thyristors liegt auf Sourcepotential. Der Leistungsschalter wird durch Leitendsteuern des MOSFET eingeschaltet, der Spannungsabfall zwischen Drainanschluß und Sourceanschluß entspricht der Katoden-Gatespannung des Thyristors. Der Leistungsschalter wird durch Sperren des MOSFET wieder ausgeschaltet. Der Thyristorstrom fließt dann durch den Gateanschluß weiter, bis die Speicherladung im Thyristor abgebaut ist.
Wird ein solcher Leistungsschalter an einer induktiven Last betrieben, so wird dem Thyristor beim Unterbrechen der Katodenstrecke ein Strom aufgezwungen, der in seiner Gesamtheit durch den Gateanschluß abfließen muß. Da hierbei die Thyristorspannung bereits ansteigt, entstehen hohe Schaltverluste im Thyristor. Diese verursachen eine starke Erwärmung und können zu einer Zerstörung des Thyristors führen. Dies gilt insbesondere für abschaltbare Thyristoren, wie z. B. für den bekannten GTO-Thyristor. Zerstörungen können auch durch beim Abschalten erzeugte hohe du/dt-Werte hervorgerufen werden.
Der Erfindung liegt die Aufgabe zugrunde, einen Leistungsschalter der beschriebenen Art so weiterzubilden, daß die Schaltverluste und hohe du/dt-Belastungen im Abschaltthyristor vermindert werden.
Diese Aufgabe wird dadurch gelöst, daß der Reihenschaltung ein zweiter FET parallelgeschaltet ist, daß die Gateanschlüsse des zweiten FET und des Abschaltthyristors miteinander verbunden sind, daß zwischen den Gateanschlüssen und dem Sourceanschluß des zweiten FET ein Schwellwertglied angeschlossen ist und daß die Gateanschlüsse von Abschaltthyristor und zweitem FET mit einer Steuereingangsklemme verbunden sind.
Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Die Erfindung wird anhand eines Ausführungsbeispiels und einer Alternative dazu in Verbindung mit den Figuren näher erläutert. Es zeigen: Fig. 1 die beiden Alternativen des Ausführungsbeispiels und Fig. 2 das Spannungs-Zeitdiagramm einer besonders günstigen Form der Ansteuerspannungen.
Der Leistungsschalter nach Fig. 1 enthält einen Abschaltthyristor 1, der hier ein GT0 (Gate turn off)-Thyristor ist. Dem Thyristor ist katodenseitig ein erster FET 2 in Reihe geschaltet. Dieser FET ist ein MOSFET oder allgemein ein IGFET. Der Reihenschaltung aus Thyristor 1 und FET 2 ist ein zweiter FET 4 parallelgeschaltet. Der FET 4 liegt drainseitig und der Thyristor 1 liegt anodenseitig über eine Last 3 an einer Spannung UB. Sourceseitig liegen die FET 2 und 4 an einem festen Potential, beispielsweise an Masse. Der Gateanschluß des Thyristors ist elektrisch mit dem Gateanschluß des FET 4 verbunden. Der Verbindungsknoten trägt die Bezugsziffer 5. Zwischen dem Verbindungsknoten 5 und den Sourceanschlüssen der FET 2 und 4 liegt ein Schwellwertglied, das beispielsweise eine Zenerdiode 6 sein kann. Das Schwellwertglied kann auch aus einer Anzahl in Reihe geschalteter Dioden oder aus einem FET bestehen, dessen Drainanschluß mit seinem Gateanschluß verbunden ist. Der Verbindungsknoten 5 ist über einen Widerstand 7 mit einer Eingangsklemme 8 verbunden. Mit der Eingangsklemme 8 ist ein Ausgang einer ersten Steuerspannungsquelle 10 verbunden. Ist diese Steuerspannungsquelle hochohmig, so kann der Widerstand 7 entfallen. Ein anderer Anschluß der ersten Steuerspannungsquelle 10 ist über eine Klemme 9 mit den Sourceanschlüssen bzw. mit Masse verbunden. Der Gateanschluß des ersten FET 2 liegt über eine Eingangsklemme 11 am ersten Anschluß einer zweiten Steuerspannungsklemme 13. Sein Sourceanschluß ist über eine Klemme 12 mit einem zweiten Anschluß der zweiten Steuerspannungsquelle 13 verbunden.
Die zweite Steuerspannungsquelle 13 kann auch entfallen, in diesem Fall sind die Eingangsklemmen 8 und 11 durch eine gestrichelt gezeichnete Leitung 14 miteinander verbunden.
Der Thyristor 1 ist für eine Sperrspannung ausgelegt, die der Spannung UB entspricht. Der erste FET 2 hat eine möglichst niedrige Sperrspannung von z. B. 10 V.
Ein solcher FET weist dann im leitenden Zustand nur einen Durchgangswiderstand in der Größenordnung von einigen Milliohm auf. Der zweite FET 4 hat eine maximale Sperrspannung, die der Spannung UB entspricht.
Zur Erläuterung der Betriebsweise wird vorausgesetzt, daß der Thyristor und die MOSFET 2, 4 zunächst gesperrt sind. Durch einen positiven Impuls der ersten Steuer- spannungsquelle 10 fließt Strom in die Gateanschlüsse von Thyristor 1 und FET 4. Im Fall der Verbindung der Steuereingangsklemmen 8 und 11 durch die Leitung 14 fließt auch gleichzeitig Strom zum Gateanschluß des FET 2. Der FET 2 wird damit leitend gesteuert und der Thyristor 1 zündet. Der durch den FET 4 fließende Strom ist wesentlich kleiner als der Thyristorstrom, da der Widerstand eines Hochvolt-FET im eingeschalteten Zustand wesentlich höher als der Serienwiderstand des eingeschalteten Thyristors plus dem Serienwiderstand des eingeschalteten FET 2 ist.
Zum Ausschalten des Leistungsschalters werden die Steuereingangsklemme 8 bzw. die Steuereingangsklemmen 8 und 11 stromlos gemacht. Dadurch sperrt der MOSFET 2. Der Thyristorstrom, der dem Thyristor durch die induktive Last 3 aufgezwungen wird, fließt weiter durch seinen Gateanschluß zum Knoten 5 und durch das Schwellwertglied 6 nach Masse. Die Schwellspannung des Schwellwertglieds 6 ist so bemessen, daß nun der zweite FET 4 voll durchgesteuert ist. An ihm fällt dann beispielsweise eine Spannung zwischen 5 und 10 V ab. Das bedeutet, daß die Thyristorspannung klein gehalten wird, solange der Thyristorstrom durch den Gateanschluß des Thyristors fließt. Damit werden die Schaltverluste im Thyristor 1 klein gehalten. Die Spannung am Thyristor steigt erst dann an, wenn der FET 4 gesperrt wird. Dies ist wiederum erst dann der Fall, wenn der Gatestrom des Thyristors gegen Null geht. Die Ausschaltverluste werden also vom zweiten FET 4 übernommen. Dieser ist jedoch relativ unempfindlich gegen kurzzeitige hohe Verlustleistungen.
Ein besonders günstiges Einschaltverhalten ergibt sich dann, wenn der FET 2 gesondert durch die zweite Steuerspannungsquelle 13 angesteuert wird. Die Steuerspan- nungsquelle 13 gibt ein Signal u13 (Fig. 2) ab, das später einsetzt und früher endet als das Steuersignal U10 der ersten Steuerspannungsquelle 10. Damit werden mit Sicherheit alle Schaltverluste vom FET 4 übernommen und der Hauptzweig (1, 2) wird entlastet.
Der zweite FET 4 weist wie jeder Leistungs-FET eine innere, in Sperrichtung gepolte Diode 15 auf. Diese Diode 15 kann beispielsweise bei Umkehrsteuerungen, z. B. in Motorsteuerungen, den durch die induktive Last bedingten Rückstrom übernehmen.
Im Ausführungsbeispiel wurde der Leistungsschalter mit einem GTO-Thyristor dargestellt. Es ist jedoch auch möglich, den aus der eingangs erwähnten Literatur bekannten feldgesteuerten Thyristor zu verwenden. Die Verwendung eines GTO-Thyristors hat jedoch den Vorteil, daß dieser im Gegensatz zu dem eingangs erwähnten feldgesteuerten Thyristor normalerweise gesperrt ist und nicht z. B.
durch einen Fehler in der Ansteuerung für den in Reihe geschalteten MOSFET eingeschaltet werden kann.
6 Patentansprüche 2 Figuren - Leeruseite -

Claims

Patentansprüche Leistungsschalter mit einem Abschaltthyristor (1), dem katodenseitig ein erster FET (2) in Reihe geschaltet ist, d a d u r c h g e k e n n z e i c h n e t , daß der Reihenschaltung ein zweiter FET (4) parallelgeschaltet ist, daß die Gateanschlüsse des zweiten FET (4) und des Abschaltthyristors (1) miteinander verbunden sind, daß zwischen den Gateanschlüssen und dem Sourceanschluß des zweiten FET (4) ein Schwellwertglied (6) angeschlossen ist, und daß die Gateanschlüsse von Abschaltthyristor (1) und zweitem FET (4) mit einer Steuereingangsklemme (8) verbunden sind.
2. Leistungsschalter nach Anspruch (1), d a d u r c h g e k e n n z e i c h n e t , daß die Steuereingangsklemme (8) elektrisch mit dem Gateanschluß des ersten FET (2) verbunden ist.
3. Leistungsschalter nach Anspruch (1), d a d u r c h g e k e n n z e i c h n e t , daß die Steuereingangsklemme (8) mit einer ersten Steuerspannungsquelle (10) und der Gateanschluß des ersten FET (2) mit einer zweiten Steuerspannungsquelle (13) verbunden ist, daß die Steuerspannungsquellen (10, 13) Steuerimpulse liefern, und daß der Steuerimpuls der ersten Steuerspannungsquelle (10) eher einsetzt und später endet als der Steuerimpuls der zweiten Steuerspannungsquelle (13).
4. Leistungsschalter nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß zwischen dem Verbindungsknoten (5) der Gateanschlüsse des Thyristors (1) und des zweiten FET (4) und der Steuereingangsklemme (8) ein Widerstand (7) liegt.
5. Leistungsschalter nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß der Abschaltthyristor (1) ein durch Stromentnahme aus dem Gateanschluß abschaltbarer Thyristor (GT0-Thyristor) ist.
6. Leistungsschalter nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß der Abschaltthyristor ein durch ein Feld abschaltbarer Thyristor (SIT) ist.