EP0590167B1 - Leistungsschalter mit strombegrenzender Induktivität - Google Patents

Leistungsschalter mit strombegrenzender Induktivität Download PDF

Info

Publication number
EP0590167B1
EP0590167B1 EP92116358A EP92116358A EP0590167B1 EP 0590167 B1 EP0590167 B1 EP 0590167B1 EP 92116358 A EP92116358 A EP 92116358A EP 92116358 A EP92116358 A EP 92116358A EP 0590167 B1 EP0590167 B1 EP 0590167B1
Authority
EP
European Patent Office
Prior art keywords
circuit
fets
inductance
current
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP92116358A
Other languages
English (en)
French (fr)
Other versions
EP0590167A1 (de
Inventor
Hermann Dipl.-Ing. Zierhut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE59208693T priority Critical patent/DE59208693D1/de
Priority to AT92116358T priority patent/ATE155297T1/de
Priority to EP92116358A priority patent/EP0590167B1/de
Priority to JP5256525A priority patent/JPH06196986A/ja
Priority to AU47579/93A priority patent/AU669927B2/en
Publication of EP0590167A1 publication Critical patent/EP0590167A1/de
Application granted granted Critical
Publication of EP0590167B1 publication Critical patent/EP0590167B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration

Definitions

  • the invention relates to a circuit breaker, also a circuit breaker, which works with two FETs (10) connected antiserially between working electrodes (5) and in the circuit of the circuit breaker, the gates of which are connected to the one connection of a control voltage (2), the internal resistance of which at a certain control voltage (2) and a working voltage (4) has a low value and the internal resistance of the working electrodes (5) increases suddenly with increasing working voltage.
  • a generic circuit breaker with two anti-series FET transistors is known from the document US-PS, 4,390,790.
  • the FET transistors can be bidirectional so that both direct and alternating current can be switched.
  • the invention is therefore based on the object of designing a circuit breaker of the type mentioned above, also a line circuit breaker, in a simple and inexpensive manner in such a way that it withstands a full short circuit with a high rate of current rise without oversizing.
  • a small inductance is connected into the circuit of the circuit breaker carrying the load current, which represents a full short circuit in normal operation.
  • High current rise rates di / dt due to short circuits lead to a large voltage drop across the inductor, which reduces the (effective) control voltage of the semiconductor switch without a time delay, thus cutting off the dangerous peak of the current until the control is used.
  • this small inductance represents a full short circuit. It has no influence on the normal operation of the circuit breaker.
  • the inductance has a value of 10 to 100 nH.
  • the inductance is designed as a series connection of at least two partial inductances and if a partial inductance is connected to each source connection of the FETs and the common connection point of the partial inductances forms the negative connection point for the control voltage.
  • FIG. 1 shows a circuit breaker with an FET 6 as a semiconductor element 1, to which a control voltage 2 is applied via a control electrode 3.
  • the internal resistance of the FET 6 assumes a low value at a specific control voltage 2 and a working voltage 4 at working electrodes 5 lying in the forward direction in a line train.
  • a small inductance 7 is connected in series with the electrode of the semiconductor switch 1 which is common to the load circuit and the control circuit and which is in particular in the form of a MOS-FET 6.
  • the control voltage of the semiconductor switch 1 is reduced instantaneously and in this way the dangerous peak is cut off from the current until a current control is used.
  • the current-limiting inductance in this circuit consists of two partial inductors 8 which are connected in series and are each electrically connected to a source connection 10 of the two FETs 6 .
  • the common connection point of the two partial inductors 8 forms the negative connection point for the control voltage 2.
  • a diode 11 can additionally be connected across each partial inductor 8 (see FIG. 3). The polarity in the connection of the diodes 11 is determined in such a way that their cathodes come to lie on one source connection 10 of the FETs 6 in order to prevent the control voltage increase occurring when the current is reversed.
  • the diodes are switched in such a way that the control counter-voltage of the FET 6, which carries the inverse current, which is generated by the current rise, is bridged by a diode 11 and thus becomes ineffective.
  • the circuit breaker according to FIG. 4 differs from that shown in FIG. 3 essentially in that current transformers 12 are used in the circuit instead of the partial inductors 8, the inductors being formed by the primary circuits of the current transformers 12.
  • the secondary circuits are here led to a control unit 13, which supplies the required control voltage.
  • the circuit breaker can also be designed as a bipolar switch with two MOS-FETs 6 in conjunction with only one inductor 7 (see FIG. 5).
  • the inductance 7 is here between the two source connections 10 of the two FETs 6.
  • the supply with two separate control voltages 2 is required.
  • FIG. 6 A modification of this circuit is shown in FIG. 6, where, in addition to an inductance 7, only one control voltage 2 is present is.
  • a network with four diodes 14 is connected in parallel with inductance 7, two of which are connected in series in each branch and the diodes in parallel in the branches are connected in anti-parallel.
  • In the cross-connection of the two parallel branches of this network there is an ohmic resistor 15 which is led 2 to the negative connection point for the control voltage.
  • FIG. 7 A modification of this circuit breaker with a current transformer 12 instead of the inductance 7 is shown in FIG. 7.
  • the response time of the short-circuit current limitation can be shortened by electronic circuit breakers.

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
  • Control Of Eletrric Generators (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

  • Die Erfindung bezieht sich auf einen Leistungsschalter, auch Leitungsschutzschalter, der mit zwei antiseriell zwischen Arbeitselektroden (5) und in der Strombahn des Leistungsschalters geschalteten FETs (10) arbeitet, deren Gates gemeinsam an den einen Anschluß einer Steuerspannung (2) gelegt sind, deren Innenwiderstand bei einer bestimmten Steuerspannung (2) und einer Arbeitsspannung (4) einen niedrigen Wert aufweist und deren Innenwiderstand mit steigender Arbeitsspannung an den Arbeitselektroden (5) sprunghaft ansteigt.
  • Ein gattungsgemäßer Leistungsschalter mit zwei antiseriell geschalteten FET-Transistoren ist aus dem Dokument US-PS,4,390,790 bekannt. Dabei können die FET-Transistoren bidirektional sein, so daß sowohl Gleich- als auch Wechselstrom geschaltet werden kann.
  • Aus DE-A-32 37 220 ist bekannt, an den Source-Anschluß eines in einem Leistungsschalter arbeitenden Halbleiter-FET, eine strombegrenzende Induktivität anzuordnen. Diese stellt im Normalbetrieb einen Kurzschluß dar und schützt den FET bei Überströmen, insbesondere Kurzschlußströmen.
  • Das Dokument WO-91/03104 offenbart einen Schaltkreis, in dem Teilinduktivitäten an die Source-Anschlüsse zweier FET-Transistoren geschaltet sind.
  • Der Erfindung liegt daher die Aufgabe zugrunde, einen Leistungsschalter der obengenannten Art, auch Leitungsschutzschalter, auf einfache und kostengünstige Weise so auszubilden, daß er ohne Überdimensionierung einem satten Kurzschluß mit hoher Stromanstiegsgeschwindigkeit standhält.
  • Die genannte Aufgabe wird durch einen Leistungsschalter nach Anspruch 1 oder 5 gelöst.
  • In die den Laststrom führende Strombahn des Leistungsschalters ist eine kleine Induktivität geschaltet, die im Normalbetrieb einen satten Kurzschluß darstellt. Hohe Stromanstiegsgeschwindigkeiten di/dt infolge von Kurzschlüssen führen zu einem großen Spannungsabfall an der Induktivität, der ohne zeitliche Verzögerung die (wirksame) Steuerspannung des Halbleiterschalters reduziert, und so dem Strom bis zum Einsatz der Regelung die gefährliche Spitze abschneidet. Für den normalen 50- oder 60-Hz-Strom stellt diese kleine Induktivität einen satten Kurzschluß dar. Sie hat auf den normalen Betrieb des Leistungsschalters keinen Einfluß.
  • Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen 2 bis 4 zu entnehmen.
  • Für einen Schalter, welcher für einen Nennstrom von 10 A bis 16 A ausgelegt ist, ist es vorteilhaft, wenn die Induktivität einen Wert von 10 bis 100 nH aufweist.
  • Weiterhin hat sich als vorteilhaft erwiesen, wenn die Induktivität als Reihenschaltung von mindestens zwei Teilinduktivitäten ausgeführt ist und wenn an jedem Source-Anschluß der FETs eine Teilinduktivität angeschlossen ist und der gemeinsame Verbindungspunkt der Teilinduktivitäten den negativen Anschlußpunkt für die Steuerspannung bildet.
  • Ist zu den Teilinduktivitäten jeweils eine Diode parallel geschaltet, wobei die Kathoden jeweils am Source-Anschluß der beiden FETs liegen, so ist hiermit ein einfacher Schutz der Gate-Source-Strecken gewährleistet. Bei umgekehrter Stromrichtung auftretende Steuerspannungs-Vergrößerungen werden verhindert, da die Dioden so geschaltet sind, daß die durch den Stromanstieg erzeugte Steuergegenspannung desjenigen FET, welcher inversen Strom führt, durch eine Diode überbrückt und damit unwirksam wird.
  • Es genügt die Verwendung nur einer Induktivität und nur einer Steuerspannung, wenn Mittel vorgesehen sind, mit denen der negative Anschlußpunkt der Steuerspannung abhängig von der Stromrichtung umschaltbar ist. Hierfür hat sich als zweckmäßig erwiesen, wenn als Mittel ein H-förmiges Netzwerk mit Dioden in den beiden parallelen Zweigen und mit einem ohmschen Widerstand in der Querverbindung vorgesehen ist, und wenn das Netzwerk parallel zur Induktivität geschaltet ist und dem ohmschen Widerstand der negative Anschlußpunkt der Steuerspannung zugeführt ist. Eine einfache und zugleich zweckmäßige Ausführung zeichnet sich dadurch aus, daß die Induktivität als Primärkreis-Induktivität eines Strom-/Spannungswandlers ausgeführt.
  • Die Erfindung wird im folgenden anhand verschiedener Ausführungsbeispiele näher erläutert. Es zeigen:
    • FIG 1
    einen Leistungsschalter mit in Reihe geschalteter Induktivität,
    FIG 2
    einen Leistungsschalter mit antiseriell zu einem bipolaren Schalter zusammengeschalteten MOS-FETs und einer durch eine Induktivität bewirkte Stromanstiegsbegrenzung,
    FIG 3
    einen Leistungsschalter nach FIG 2 mit Schutz der Teilinduktivitäten,
    FIG 4
    einen Leistungsschalter nach FIG 3, bei dem die Teilinduktivitäten durch Stromwandler ersetzt sind,
    FIG 5
    einen Leistungsschalter mit nur einer Induktivität und zwei Steuerspannungen,
    FIG 6
    einen Leistungsschalter mit nur einer Induktivität und einer Steuerspannung,
    FIG 7
    einen Leistungsschalter mit einem Stromwandler in ähnlicher Schaltung wie nach FIG 6.
  • In FIG 1 ist ein Leistungsschalter mit einem FET 6 als Halbleiterelement 1 dargestellt, an den über eine Steuerelektrode 3 eine Steuerspannung 2 angelegt wird. Der Innenwiderstand des FETs 6 nimmt bei einer bestimmten Steuerspannung 2 und einer Arbeitsspannung 4 an in Durchlaßrichtung in einem Leitungszug liegenden Arbeitselektroden 5 einen niedrigen Wert an. In Serie zu der dem Lastkreis und dem Steuerkreis gemeinsamen Elektrode des Halbleiterschalters 1, der insbesondere als MOS-FET 6 ausgeführt ist, ist eine kleine Induktivität 7 geschaltet. Bei Stromanstieg infolge eines Kurzschlusses bzw. eines sonstigen ungewünschten Überstrom-Impulses wird an der Induktivität ein dem Induktionsgesetzt folgender Spannungsabfall u = L * di/dt erzeugt. Hierdurch wird zeitlich unverzögert die Steuerspannung des Halbleiterschalters 1 re-duziert und auf diese Weise dem Strom bis zum Einsatz einer Stromregelung die gefährliche Spitze abgeschnitten.
  • FIG 2 zeigt einen Leistungsschalter mit zwei antiseriell Zu einem bipolaren Schalter zusammengeschalteten MOS-FETs 6. Die strombegrenzende Induktivität besteht in dieser Schaltung aus zwei Teilinduktivitäten 8, die in Reihe geschaltet sind und jeweils mit einem Source-Anschluß 10 der beiden FETs 6 elektrisch verbunden sind. Der gemeinsame Verbindungspunkt der beiden Teilinduktivitäten 8 bildet den negativen Anschlußpunkt für die Steuerspannung 2. Zum Schutz der Gate-Source-Strecken der beiden FETs 6 kann zusätzlich noch je eine Diode 11 über jede Teilinduktivität 8 geschaltet werden (siehe FIG 3). Die Polarität bei der Schaltung der Dioden 11 ist dabei so festgelegt, daß ihre Kathoden an je einen Source-Anschluß 10 der FETs 6 zu liegen kommen, um die bei umgekehrter Stromrichtung auftretende Steuerspannungsvergrösserung zu verhindern. Die Dioden sind so geschaltet, daß die durch den Stromanstieg erzeugte Steuer-Gegenspannung desjenigen FETs 6, welcher inversen Strom führt, durch eine Diode 11 überbrückt und damit unwirksam wird. Der Leistungsschalter nach FIG 4 unterscheidet sich von dem in FIG 3 gestellten im wesentlichen dadurch, daß anstelle der Teilinduktivitäten 8 in der Schaltung Stromwandler 12 eingesetzt sind, wobei die Induktivitäten durch die Primärkreise der Stromwandler 12 gebildet werden. Die Sekundärkreise sind hier an eine Steuereinheit 13 geführt, die die erforderliche Steuerspannung liefert.
  • Die Ausführung des Leistungsschalters als bipolarer Schalter mit zwei MOS-FETs 6 ist aber auch in Verbindung mit nur einer Induktivität 7 möglich (siehe FIG 5). Die Induktivität 7 liegt hier zwischen den beiden Source-Anschlüssen 10 der beiden FETs 6. Allerdings ist bei dieser Ausführung die Versorgung mit zwei getrennten Steuerspannungen 2 erforderlich. Eine Abwandlung dieser Schaltung zeigt FIG 6, wo neben einer Induktivität 7 auch nur eine Steuerspannung 2 vorhanden ist. Parallel zur Induktivität 7 ist ein Netzwerk mit vier Dioden 14 geschaltet, von denen jeweils zwei in jedem Zweig antiseriell geschaltet sind und die in den Zweigen parallel zueinander liegenden Dioden antiparallel geschaltet sind. In der Querverbindung der beiden parallelen Zweige dieses Netzwerkes liegt ein ohmscher Widerstand 15, der an den negativen Anschlußpunkt für die Steuerspannung geführt 2 ist. Eine Abwandlung dieses Leistungsschalters mit einem Stromwandler 12 anstelle der Induktivität 7 zeigt FIG 7.
  • Durch den Einsatz einer Induktivität kann somit die Reaktionszeit der Kurzschlußstrombegrenzung durch elektronische Leistungs- bzw. Leitungsschutzschalter verkürzt werden.

Claims (5)

  1. Leistungsschalter (1), auch Leitungsschutzschalter, der mit zwei antiseriell zwischen Arbeitselektroden (5) und in der Strombahn des Leistungsschalters geschalteten FETs (6) arbeitet, deren Gates gemeinsam an den einen Anschluß einer Steuerspannung (2) gelegt sind, deren Innenwiderstand bei einer bestimmten Steuerspannung (2) und einer Arbeitsspannung (4) einen niedrigen Wert aufweist und deren Innenwiderstand mit steigender Arbeitsspannung an den Arbeitselektroden (5) sprunghaft ansteigt, dadurch gekennzeichnet, daß die beiden Source-Anschlüsse (10) der FETs über eine Induktivität verbunden sind, die im Normalbetrieb einen satten Kurzschluß darstellt und daß die Induktivität aus der Primärwicklung von mindestens einem Stromwandler (12) besteht, dessen Primärkreis-Induktivität in Höhe der Induktivität bemessen ist, und dessen Sekundärkreis an einer Steuereinheit (13) angeschlossen ist, die die Steuerspannung (2) liefert.
  2. Leistungsschalter nach Anspruch 1, dadurch gekennzeichnet, daß Mittel (14,15) vorgesehen sind, mit denen ein negativer Anschlußpunkt der Steuerspannung (2) abhängig von der Stromrichtung von dem einen der beiden FETs auf den anderen umschaltbar ist.
  3. Leistungsschalter nach Anspruch 1, dadurch gekennzeichnet, daß die Induktivität (7) aus zwei Teilinduktivitäten (8) zusammengesetzt ist, zu denen jeweils eine zweier antiseriell geschalteter Dioden (11) parallel liegt, deren Kathoden an den Source-Anschlüssen (10) liegen.
  4. Leistungsschalter nach Anspruch 2, dadurch gekennzeichnet, daß als Mittel ein H-förmiges Netzwerk mit Dioden (14) in den beiden parallelen Zweigen und mit einem ohmschen Widerstand (15) in der Querverbindung vorgesehen ist, welches parallel zur Induktivität (7) geschaltet ist und daß dem ohmschen Widerstand (15) der negative Anschlußpunkt der Steuerspannung (2) zugeführt ist.
  5. Leistungsschalter (1), auch Leitungsschutzschalter, der mit zwei antiseriell zwischen Arbeitselektroden (5) und in der Strombahn des Leistungsschalters geschalteten FETs (6) arbeitet, deren Gates gemeinsam an den einen Anschluß einer Steuerspannung (2) gelegt sind, deren Innenwiderstand bei einer bestimmten Steuerspannung (2) und einer Arbeitsspannung (4) einen niedrigen Wert aufweist und deren Innenwiderstand mit steigender Arbeitsspannung an den Arbeitselektroden (5) sprunghaft ansteigt, dadurch gekennzeichnet, daß die beiden Source-Anschlüsse (10) der FETs über eine Induktivität (7) verbunden sind, die im Normalbetrieb einen satten Kurzschluß darstellt, daß ein H-förmiges Netzwerk mit Dioden (14) in den beiden parallelen Zweigen und mit einem ohmschen Widerstand (15) in der Querverbindung vorgesehen ist, welches parallel zu der Induktivität (7) geschaltet ist und daß dem ohmschen Widerstand (15) der negative Anschlußpunkt der Steuerspannung (2) zugeführt ist.
EP92116358A 1992-09-24 1992-09-24 Leistungsschalter mit strombegrenzender Induktivität Expired - Lifetime EP0590167B1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE59208693T DE59208693D1 (de) 1992-09-24 1992-09-24 Leistungsschalter mit strombegrenzender Induktivität
AT92116358T ATE155297T1 (de) 1992-09-24 1992-09-24 Leistungsschalter mit strombegrenzender induktivität
EP92116358A EP0590167B1 (de) 1992-09-24 1992-09-24 Leistungsschalter mit strombegrenzender Induktivität
JP5256525A JPH06196986A (ja) 1992-09-24 1993-09-20 電子スイッチ
AU47579/93A AU669927B2 (en) 1992-09-24 1993-09-23 Power circuit breaker

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP92116358A EP0590167B1 (de) 1992-09-24 1992-09-24 Leistungsschalter mit strombegrenzender Induktivität

Publications (2)

Publication Number Publication Date
EP0590167A1 EP0590167A1 (de) 1994-04-06
EP0590167B1 true EP0590167B1 (de) 1997-07-09

Family

ID=8210047

Family Applications (1)

Application Number Title Priority Date Filing Date
EP92116358A Expired - Lifetime EP0590167B1 (de) 1992-09-24 1992-09-24 Leistungsschalter mit strombegrenzender Induktivität

Country Status (5)

Country Link
EP (1) EP0590167B1 (de)
JP (1) JPH06196986A (de)
AT (1) ATE155297T1 (de)
AU (1) AU669927B2 (de)
DE (1) DE59208693D1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023200144A1 (de) 2023-01-11 2024-07-11 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsanordnung zur Begrenzung eines Überstroms

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09502336A (ja) * 1993-09-08 1997-03-04 シーメンス アクチエンゲゼルシヤフト 電流制限器
US6049447A (en) * 1993-09-08 2000-04-11 Siemens Ag Current limiting device
JP3779904B2 (ja) * 2001-10-05 2006-05-31 三菱電機株式会社 レベルシフト回路
DE102015200316B4 (de) 2015-01-13 2026-03-26 Robert Bosch Gmbh Batterie und Batteriesystem aufweisend eine Batterie
WO2020156688A1 (de) * 2019-01-31 2020-08-06 Siemens Aktiengesellschaft Verbinden einer last mit einem gleichstromnetz

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390790A (en) * 1979-08-09 1983-06-28 Theta-J Corporation Solid state optically coupled electrical power switch

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3456125A (en) * 1967-06-01 1969-07-15 Gen Constr Elect Mec High speed protective circuit for regulating transistors
JPS5863081A (ja) * 1981-10-07 1983-04-14 Mitsubishi Electric Corp インバ−タ装置
US5107151A (en) * 1989-08-22 1992-04-21 Unique Mobility, Inc. Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390790A (en) * 1979-08-09 1983-06-28 Theta-J Corporation Solid state optically coupled electrical power switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023200144A1 (de) 2023-01-11 2024-07-11 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsanordnung zur Begrenzung eines Überstroms

Also Published As

Publication number Publication date
ATE155297T1 (de) 1997-07-15
AU4757993A (en) 1994-03-31
DE59208693D1 (de) 1997-08-14
EP0590167A1 (de) 1994-04-06
AU669927B2 (en) 1996-06-27
JPH06196986A (ja) 1994-07-15

Similar Documents

Publication Publication Date Title
DE19639279C2 (de) Stromrichterschaltung
DE19710319B4 (de) Schaltung zum Sperren einer Halbleiterschaltvorrichtung bei Überstrom
DE19746112A1 (de) Stromrichteranordnung
EP0717886B1 (de) Strombegrenzer
DE3007597C2 (de) Schutzbeschaltungsanordnung für Halbleiterschalter
EP1344306A2 (de) Leistungselektronische schaltung
DE3914799A1 (de) Durchflusswandler
EP0208065B1 (de) Schaltungsanordnung für die Treiberschaltung von Hochvoltleistungstransistoren
EP0404996B1 (de) Umrichter mit Stromistwertbildung
EP0890220A1 (de) Elektronisches abzweigschaltgerät
EP3556000A1 (de) Modul für modularen mehrpunktumrichter mit kurzschliesser und kondensatorstrombegrenzung
DE3543804A1 (de) Schalter mit lichtbogenkommutierung
DE3741221C1 (de) Anordnung zum Befreien eines Halbleiterschalters vor hoher Sperrspannungsbeanspruchung sowie Anwendung hierzu
EP0590167B1 (de) Leistungsschalter mit strombegrenzender Induktivität
EP0203571B1 (de) Statischer Wechselrichter mit einer Schaltung zur Stromüberhöhung im Kurzschlussfall
EP1449299A1 (de) Schaltungsanordnung zum zuverlässigen schalten von stromkreisen
EP0431215A1 (de) Verfahren zum Schutz eines abschaltbaren Thyristors vor unzulässiger Überspannung und Schaltungsanordnung zur Durchführung des Verfahrens
DE4313882C1 (de) Halbleiterrelais zum Schalten einer Wechselstromlast
DE2554825C3 (de) Schaltungsanordnung zur Erzeugung einer Ausgangsspannung aus einer von einer Gleichspannungsquelle gelieferten Eingangsgleichspannung abhängig von einer vorgegebenen Sollspannung
DE3032888A1 (de) Schutzschaltung fuer einen schalttransistor
DE68911638T2 (de) Antriebsschaltung.
DE4031505C2 (de) Gleichspannungs-Stromversorgung mit Einschaltstrombegrenzung
DE3215009C2 (de)
DE3804807C1 (en) Electronic voltage transformer
DE102020206250B3 (de) Überspannungsschutz

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19930720

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE

17Q First examination report despatched

Effective date: 19951004

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

RBV Designated contracting states (corrected)

Designated state(s): AT CH DE FR GB IT LI

RBV Designated contracting states (corrected)

Designated state(s): AT CH DE FR GB LI

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT CH DE FR GB LI

REF Corresponds to:

Ref document number: 155297

Country of ref document: AT

Date of ref document: 19970715

Kind code of ref document: T

REG Reference to a national code

Ref country code: CH

Ref legal event code: NV

Representative=s name: SIEMENS SCHWEIZ AG

Ref country code: CH

Ref legal event code: EP

REF Corresponds to:

Ref document number: 59208693

Country of ref document: DE

Date of ref document: 19970814

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19970814

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 20010816

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20010912

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20010928

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20011119

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20011207

Year of fee payment: 10

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020924

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020924

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020930

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020930

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030401

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20020924

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030603

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST