JPH09502336A - 電流制限器 - Google Patents

Abstract

(57)【要約】 半導体要素（１）により過電流を制限するため電子ソース（ソース）、電子アクセプタ（ドレイン）および電子の流れを制御する制御電極（ゲート）を有し、電界効果トランジスタ（ＦＥＴ；３）のような特性曲線を有する少なくとも制御可能な半導体（３）を備える。交流電圧の場合には２つのＦＥＴが逆直列に接続される。半導体要素（１）の駆動のために必要な制御電圧を負荷電流の少なくとも一部分および（または）半導体要素における電圧降下の少なくとも一部分から内部で取得するための手段が設けられている。

Description

【発明の詳細な説明】 電流制限器 本発明は、電界効果トランジスタ（ＦＥＴ）のような特性曲線を有する少なく とも制御可能な半導体を有する半導体要素により過電流を制限するための電流制 限器に関する。 電力開閉器、電動機保護開閉器または線路保護開閉器のような保護開閉装置で は、一般に自動遮断器では、発生する過負荷電流、特に短絡電流を迅速に検出し 、それらを可能なかぎり小さい値に制限し、最終的には遮断することが望ましい 。主に機械的な自動遮断器、たとえば線路保護開閉器では、磁気回路が最適に設 計されていると共に磁石アーマチュア、しばしばプランジャアーマチュア、が接 触システムを迅速かつ強力に開くいわゆる即時引外し装置が使用される。それに もかかわらず実際には約１ミリ秒よりも短い開極時間は達成されていない。短絡 電流はその際に開極まで妨げられずに上昇する。開極後に初めてアークが生じ、 このアークは急速にアーク室に導かれ、アークの分配の際に消弧板において冷却 される。その際の高いアーク電圧により短絡電流が制限され、最終的に遮断され る。 公知の自動遮断器では６ｋＡの規約短絡電流、ｃｏｓφ＝０．６およびψ＝６ ０°において、下記の電流時間値よりも小さい電流時間値はほとんど達成されな い： ４０００Ａの開閉電流、４ミリ秒のピーク値までの上昇時間および３０，０００ Ａ²ｓの電流二乗の時間積分。 時として、電流制限のために保護開閉装置のなかに半導体を組み入れることは 既に提案された。これは実際上さまざまな所与の条件により困難にされ、または 妨げられた。 −半導体要素は一般に電流制限作用が不十分であり、許容可能なエネルギー吸収 が小さ過ぎる。 −半導体要素は一般に正常作動中に１６Ａにおいて１０ミリオームを越える通過 抵抗を有する。 −一般に半導体要素は又耐電圧性が小さ過ぎる。 本発明の課題は、少なくとも１つの制御可能な半導体を有する半導体要素から 成る電流制限器であって、半導体回路の従来通常の欠点が技術的に使用可能な程 度まで減ぜられる電流制限器を提供することである。 この課題は、本発明によれば、請求項１による電流制限器により解決される。 その際に、半導体要素の駆動のために必要な制御電圧が、半導体要素を通って流 れる負荷電流の少なくとも一部分から得られる。制御電圧は半導体要素における 電圧降下の少なくとも一部分からも得られる。制御電圧は両措置を組み合わせて も得られる。 電圧降下から駆動するための手段はそれぞれ半導体のドレインおよびゲートに 接続されている駆動回路であってよい。負荷電流から駆動するための手段として はそれぞれ負荷電流のなかに位置している電流‐電圧変換器が適している。 直流電圧における駆動回路は最も簡単な場合には、ＦＥＴのドレイン端子とゲ ート端子との間に接続されている抵抗から成っていてよい。交流電圧における駆 動回路は最も簡単な場合には、２つの逆直列に接続されているＦＥＴのドレイン 端子がそれぞれ弁および抵抗を介してゲート端子と接続されているように構成さ れていてよい。このような回路は電流制限器が作動状態に始動することを可能に する始動回路としてのエンハンスメント形のＦＥＴ、すなわちｎチャネルを有す るノーマリー・オフ形のＦＥＴと結び付けて適している。このような始動回路は 、ｎチャネルを有するノーマリー・オフ形のＦＥＴ、すなわちデプレッション形 のＦＥＴが使用されるならば、必要でない。そのためには特にデプレッション形 ＭＯＳＦＥＴが適している。 直流電圧における駆動回路として、ドレイン端子とゲート端子との間に接続さ れた定電流源も適している。交流電圧における駆動回路は、２つの逆直列に接続 されているＦＥＴのドレイン端子からそれぞれ弁及び定電流源を介してゲート端 子と接続されるように構成すると有利である。 負荷電流から駆動するための電流‐電圧変換器としては特に、二次巻線に両極 性方向に電圧制限する要素、特に２つの逆直列に接続されているツェナーダイオ ードが接続されており、その出力端が整流器回路を介してゲート端子と接続され ている変成器が適している。逆直列に接続されているツェナーダイオードとして はここで、電圧制限するツェナーダイオードの作用を有するすべての要素が含ま れる。交流電圧の際には、縦軸にドレイン‐ソース電流を、また横軸にドレイン ‐ソース電圧をとったダイアグラムの第１および第３の象限のなかの特性曲線が 所望のドレイン‐ソース電流に制限される。 ２つの逆直列に接続されているＦＥＴの間に短絡電流を制限するためのインダ クタンスとして変成器を使用することは以前のヨーロッパ特許出願の対象である （出願番号92116358.0、図４、図７）。その際に変成器は同時に外部の加えるべ き制御電圧を接続する役割をする。 電流‐電圧変換器としての構成のなかに変成器を有する電流制限器では駆動電 圧は負荷電流から、すなわち内部で得られる。さらに、負荷電流が少ない巻回数 を有する低抵抗の一次巻線に導かれ得る、また負荷電流から駆動のための電圧を 導き出すために多くの巻回数を有する二次側が高い抵抗に構成され得るという利 点が得られる。電圧制限要素によりその際に、ドレイン‐ソース電流がゲート‐ ソース電圧の相応のパラメータを有する曲線上に低損失に制限されることが保証 される。 詳細には請求項７に記載されているように、変成器にその二次巻線に整流器回 路を接続し、またコンデンサを駆動電圧に対する直流電圧電位点の間に接続する ことは有利である。コンデンサは場合によっては、ＦＥＴのゲート‐ソース間キ ャパシタンスが十分な大きさを有するならば、このキャパシタンスから形成する ことができる。詳細には請求項８に記載されているように、電圧制限要素を使用 する際に、ツェナーダイオードから成る電圧制限要素をブリッジ回路のなかに配 置することは有利である。 整流器回路は請求項９による電圧増倍器回路としても有利に構成することがで きる。 最後に請求項１０による電流‐電圧変換器は後段に電圧増倍器を接続されてい るチョッパであってよく、それによって変成器なしに駆動電圧が負荷電流から得 られる。 本発明による解決手段およびそれらの利点は、ＦＥＴがシリコンカーバイド、 ＳｉＣ、から製造されているならば、さらに高まり得る。その際に、シリコンカ ーバイドから成るＦＥＴのそれ自体は公知の利点と請求項の１つによる電流制限 器の利点とが相互に助け合う。 電圧降下または負荷電流からの駆動のための手段と結び付いた電流制限は一般 に請求項１２による回路により達成され得る。 駆動電圧の内部取得に付加して、請求項１３のように、半導体要素に付加的な 外部駆動のための駆動装置を設けることも可能である。その場合、外部から補正 された制御電圧を与えることができる。予定された入力信号を受けた際に請求項 １４により外部からの駆動により半導体要素を遮断する電圧を発生することも可 能である。このような電流制限器はその場合遮断器として作用する。このような 電流制限器は一般に前記の特別な条件を有する半導体により構成することができ る。電流制限器はチップ上に集積回路として、ディスクリートなデバイスにより 、または混合構成で構成することができる。 特定の用途に対して、請求項１５により半導体要素に直列に少なくとも１つの 機械的開閉接点を配置することは有利であり得る。その場合、電流上昇が電流制 限器により制限されるので、特別な消弧手段なしの比較的簡単な開閉接点で十分 である。他方において、開閉接点は、それが開かれたときに、電流制限器を長時 間過負荷から保護する。この共同作用は有利な構造を可能にする。 ２つの逆直列に配置されたＦＥＴおよび機械的開閉接点を有する自動遮断器構 成の保護開閉器はそれ自体は公知である（ＰＣＴ／ＥＰ９２／０２６７８）。こ の以前の電力開閉器として構成された保護開閉器ではリレーおよび開閉接点から 成るユニットが２つの逆直列に接続されているＦＥＴに並列に接続されている。 開閉接点はそこでもＦＥＴの相互接続に直列に配置されている。しかし半導体要 素の内部抵抗は特定の制御電圧では低い値を有し、また動作電極における電圧の 上昇と共に内部抵抗が跳躍的に増大し、それによってリレーの引外し要素が電圧 を供給され、スイッチオフ過程を開始し得る。 直列に配置された開閉接点を有する電流制限器の作用の仕方はそれと基本的に 異なっている。開閉接点は請求項１６により直接または間接に力蓄積装置を介し て、電流制限器に関係して開閉接点を開く磁石システムと係合することができる 。 開閉接点に対する半導体要素および磁石システムの特に望ましい共同作用が請 求項１７による構成により達成される。磁石システムは二次巻線と比較して低抵 抗の一次巻線を有し、また一方で負荷電流から制御電圧を得るための変成器を形 成している。他方では磁石システムはその低抵抗の一次巻線により同時に、開閉 接点と作用的に結合しているアーマチュアを有する磁石システムに対する励磁巻 線を形成している。その際に組み合わされた配置のなかの構造要素の多重利用が 達成される。特にアーマチュア空隙は請求項１８により、比較的小さい電流にお いて既に飽和状態に入るように設計されている補助継鉄により、電流‐電圧変換 器に対する良好に閉じられた磁気回路が生ずるように橋絡され得る。それにより アーマチュアの機能も電流‐電圧変換器に対する磁気回路の機能も実際上阻害さ れずににとどまる。 加えて、動作空隙は磁石アーマチュアに対する所望の応動電流よりも小さい電 流において既に磁気飽和状態に入るように設計されている補助継鉄により橋絡さ れている。 半導体要素は一般にたとえば電力開閉器、線路保護開閉器または電動機保護開 閉器または他の保護開閉装置のような自動遮断器のなかで、いわゆるリミッタの 機能を有する電流制限部分として使用され得る。当然のことながら半導体要素お よび機械的開閉接点はそれぞれ空間的に隔てられた開閉装置の部分であり得る。 以下、図面に概要を示されている実施例により本発明を一層詳細に説明する。 図１は電流制限器に対する第１の簡単化された実施例であり、その際に駆動ま たは制御電圧は半導体要素における電圧降下から得られる。 図２は制御電圧が負荷電流から得られている電流制限器を示す。 図３は制御電圧が半導体要素における電圧降下から得られている電流制限器を 示す。 図４は制御電圧が負荷電流および半導体要素における電圧降下から得られてい る電流制限器を示す。 図５は電流制限器の二重の実施例を示す。２つの逆直列に接続されているＦＥ Ｔの間の電流‐電圧変換器により制御電圧が負荷電流から特に有利な仕方で得ら れる。さらに開閉接点が電流制限器に対して直列に使用される。 図６は開閉接点を有する電流制限器であって、電流‐電圧変換器の二次側に逆 直列に接続されたツェナーダイオードが電圧制限要素としてブリッジ回路に配置 されている電流制限器を示す。コンデンサが二次側の制御電圧に対する直流電圧 電位点の間に接続されている。一次側の電圧制限要素はこの場合には省略されて いる。 図７は図６による電流制限器に対して電圧増倍回路の使用の概要を示す。 図８は負荷電流からの駆動に対して電流制限器の他の実施例を示す。この実施 例によれば電流‐電圧変換器は電圧増倍器を後段に接続されているチョッパとし て構成されている。 図９は図５の図示の仕方により負荷電流からの制御電圧の調達の原理を示す。 図１０は図５の図示の仕方により他の基本原理を示す。この基本原理によれば 、電流‐電圧変換器の使用の際の制御電圧の調達が二次側の補助電圧調達および ゲートに対する電圧調達に分けられている。 図１１は図１０の図示の仕方により付加的な外部駆動がどのように行われるか を示す。 図１２は図１１による追加的な外部駆動のための命令要素に対する代替的な実 施例を示す。 図１３は電流制限器の実施例として、変成器が電流‐電圧変換器として開閉接 点の駆動のための磁石システムと組み合わされて構成されている実施例を示す。 図１４は上側にｎチャネルを有する構成の１つのノーマリー・オフ形ＦＥＴの 詳細なシンボルを示し、またその下側に本明細書中に用いられている省略された シンボルを示す。 図１５は電流制限器の機能の仕方を示すダイアグラムである。 図１６は電流制限器に対する磁石システムであって、動作空隙が磁石アーマチ ュアに対する所望の応動電流よりも小さい電流において既に磁気飽和状態に入る ように設計されている補助継鉄により橋絡されている磁石システムを示す。 図１による半導体要素１は以下でＦＥＴと呼ばれる電界効果トランジスタ３を 有する実施例中で動作する。この実施例ではＦＥＴ３は図１４中の上側の図に相 応して、ノーマリー・オフ形であり、たとえばｎチャネルを有するエンハンスメ ント形のＦＥＴとして理解され得る。図１４中の上側の図には本明細書で用いら れる省略されたシンボルが示されている。図１には、２つの開閉すべき極性の際 に２つの逆直列に接続されたＦＥＴ３により動作する交流電圧に対する電流制限 器が示されている。半導体要素またはＦＥＴを駆動するため、必要な制御電圧は 、ＦＥＴにおいてそのドレイン端子７に弁４、たとえばダイオード、および抵抗 ５から成る直列回路が接続されており、この直列回路が他方ではＦＥＴ３のゲー ト端子６と接続されていることにより、電圧降下から得られる。すなわち交流電 圧および２つの逆直列に接続されたＦＥＴの際にはドレイン端子７にそれぞれ弁 ４および抵抗５を介してゲート端子６への接続が形成されている。ＦＥＴ３のソ ース端子８は互いに接続されている。 ただ１つの電位をスイッチングすべきであれば、所属の弁４および抵抗５と結 び付けて図１中の上側または下側のＦＥＴ３で十分である。ソース端子８はその 場合には接地点に導かれていてよい。 図１による実施例では、２つの逆直列に接続されたＦＥＴ３の際に電圧制限要 素９として逆直列に接続されたＦＥＴ３のゲート端子６とソース端子８の接続点 １０との間にツェナーダイオードが接続されている。接続点１０は負荷電流を導 く。 こうして逆直列に接続されたＦＥＴ３のゲート電圧は弁４および抵抗５を経て 得られる。電圧制限要素９によりゲート電圧が制限され、従ってまた最大流れる 短絡電流が制限される。 図２には、どのようにして制御電圧Ｕ_Sが負荷電流Ｉの関数Ｕ_S＝ｆ（Ｉ）とし て得られるかが示されている。図３には制御電圧Ｕ_Sが半導体要素における電圧 降下Ｕの関数Ｕ_S＝ｆ（Ｕ）として得られることが示されている。図４には、ど のようにして制御電圧Ｕ_Sが負荷電流Ｉの関数Ｕ_S＝ｆ（Ｉ）として、また半導体 要素における電圧降下Ｕの関数Ｕ_S＝ｆ（Ｕ）として得られることが示されてい る。 図５による実施例では電流制限器に機械的開閉接点２が直列に接続されている 。電流制限器は、それらのソース端子で電流‐電圧変換器１１の一次巻線１２を 介して互いに接続されている２つの逆直列に接続されたＦＥＴにより動作する。 そ の際に重要なことはさらに、電流‐電圧変換器１１にその二次側またはその二次 巻線１３に両極性方向に電圧制限する要素１４、特に２つの逆直列に接続された ツェナーダイオード１５が接続されていることである。二次側に接続されたツェ ナーダイオード１５は二次側の電圧を制限し、それによって一次側に電流‐電圧 変換器１１の変換比の結果として数１０ミリボルトの電圧降下しか生じない。一 次側でＦＥＴ３を通って流れる負荷電流はこうして電流‐電圧変換器による二次 側の電圧の低損失の制限により制限される。この作用はＦＥＴ３の特別な駆動に よる半導体技術的に条件付けられる制限と共同作用する。他方において電流‐電 圧変換器１１の変換比は比較的高い電圧をゲート‐ソース電圧として一次側に導 くことを可能にし、それによってオン抵抗が減ぜられる。Ｒ_ONが大きいゲート‐ ソース電圧において得られる。この作用の詳細は後で図１５により説明する。 図５による実施例では電流‐電圧変換器１１にその二次側にさらに、一方では ＦＥＴ３のゲート端子６と、また他方では一次巻線１２の中間タップ１８を介し て接続されている整流器回路１６が接続されている。実施例では蓄積装置コンデ ンサとしてのコンデンサ１９が二重機能を満足する： 一方ではそれは制御電圧に対して直流電圧電位点１７を隔離し、また他方では 、逆直列に接続されたＦＥＴ３を有する半導体要素１の電流‐電圧特性領域のな かで第１および第３の象限のなかのゲート‐ソース電圧に対するパラメータによ り条件付けられる特性曲線の間のオン抵抗へのそれぞれ始動が必要ではなく、交 流電圧の際にも第１の象限と第３の象限との間でオン抵抗において動作され得る ことを保証する。このことは後で図１５により説明する。この第２の機能で図６ による実施例中のコンデンサ１９が用いられる。そこでは整流器回路１６の直流 電圧電位点１７がコンデンサ１９なしでも用意されている。 図５による電流制限器では電流‐電圧変換器１１は通常のように抵抗により終 端されずに、電圧制限要素１４のツェナーダイオード１５により終端される。直 流電圧電位点１７の取り出しにより変換器の一次側に、図１で説明されているよ うに一次側での補助電圧発生を補足するゲート補助電圧が導かれる。電流‐電圧 変換器１１の二次側ではたとえば約９．１Ｖのツェナー電圧および１つの方向の ツェナーダイオード１５における約０．９Ｖの順方向電圧の際に合計約１０Ｖの 電圧が得られる。すなわち一次巻線１２に誘導性インピーダンスに打ち勝つため に十分大きい電流が流れるならば、一次側に二次側の１０Ｖの結果として電流‐ 電圧変換器１１の変換比に相応して電圧が現れる。たとえば１：１０００の変換 比の際には一次巻線１２に蛍に１０ｍＶの電圧が生ずる。 図５による回路は詳細には下記のように機能する： 自動遮断器の接続端子２０および２１にたとえばスイッチオンされた負荷の結 果として電圧が与えられると、弁４またはダイオードを経て電流が交流電圧の極 性に応じて流れ、また抵抗５における電圧降下の結果として接続端子２０におけ る正の端子電圧に対して滅ぜられた正の電位がゲート端子６に与えられ、その結 果ＦＥＴ３に開放ゲートソース間電圧が加わり、ドレイン‐ソース間パスがオン 状態にもたらされる。電流‐電圧変換器１１の一次巻線１２を通って流れる電流 は高抵抗の二次巻線に、上側または下側のツェナーダイオード１５のツェナー電 圧が他方のツェナーダイオードの順方向電圧を加えたツェナー電圧に到達する際 に制限される電圧、すなわち交流電圧に対応付けられている電流流れ方向に制限 される電圧を発生する。その際に二次巻線１３にはほぼ方形波状の交流電圧が生 じ、この交流電圧は全波整流回路内の整流用ダイオード２２を介してコンデンサ １９の両端にツェナーダイオード１５の各々のツェナー電圧の大きさの直流電圧 を発生する。この直流電圧はＦＥＴ３の両ゲート‐ソース間パスに供給され，そ れによってこれらが、抵抗５にさらに電圧降下を必要とすることなしに、オン状 態に保たれる。換言すれば、抵抗５を通ってもはや電流が流れない。 図６による実施例では、電圧制限要素１４として４つのツェナーダイオード１ ５から成るブリッジ回路が形成されている。この回路では電流‐電圧変換器１１ の一次側の電流制限要素９は省略される。直列に再び開閉接点２３が配置されて いる。 電流‐電圧変換器１１の二次巻線１３内の交流電圧の振幅は、図７に示されて いるように電圧増倍回路２４が電圧制限要素１４の後に接続されるならば、より 小さく保たれ得る。 負荷電流からの駆動のためには、図８による電流‐電圧変換器が電圧増倍回路 ２４を後段に接続されているチョッバ３９として構成されていてよい。チョッパ ３９には、抵抗５５に負荷電流の際に生ずる電圧が与えられる。電圧降下を制限 するため、また損失電力を最小にするため、電圧制限手段４０を設けるのが有利 である。実施例ではそれは抵抗５における電圧降下をダイオードの導通抵抗にお ける電圧降下に制限する２つの逆直列に接続ざれたダイオードであってよい。 図９には電界効果トランジスタ３のゲート端子６とソース端子８との間の制御 電圧の発生が概要を示されている。制御電圧の発生は、詳細に図５により説明さ れているように、始動時の制御電圧発生部２５と補助電圧発生部２６とに分けら れ得る。 図１０には制御電圧供給部２５および補助電圧供給部２６を有する電流制限器 の構成が概要を示されている。制御電圧供給部２５は、動作範囲内の制御電圧が 補助電圧供給部２６により引き受けられるように、始動回路として構成されてい てよい。 半導体要素を付加的に外部で駆動し得るように、図１１による外部駆動装置４ １を設けることができる。作動接点４２が閉じられると、ゲート‐ソース間電圧 が短絡されるので、ノーマリー・オフ形ＦＥＴが遮断状態に移行する。 外部駆動装置４１は図１２による半導体接点４３によっても動作し得る。 図１３には一方では補助電圧が電圧増倍回路により用意される図１０による構 成の１つの有利な実施例が示されており、また他方では低抵抗の一次巻線が開閉 接点２３と係合すべきアーマチュア２７と作用結合している実施例が示されてい る。このような構成は、電流‐電圧変換器１１とアーマチュア２７を介して開閉 接点を開く磁石システム３６とが構造的および機能的にまとめられ得るので、特 に経済的に有利である。付加的に、ロックカムの形式の力蓄積装置３８が設けら れ得る。その際に、アーマチュアを駆動する低抵抗の一次巻線１２の上に多くの 巻数を有する高抵抗の巻線が二次巻線１３として巻かれ得る。その際に、小さい 補助継鉄３７（図１６参照）が電流‐電圧変換器１１の機能のための磁気回路を 閉じ得る。この補助継鉄は、開閉接点２３に作用するアーマチュア２７の機能が 実際上影響されないように、比較的小さい電流において既に飽和状態に入るよう に設計されていることが有利である。低抵抗の一次巻線１２は少数、たとえば２ ないし４の巻数から成っていてよく、また補助電圧を用意するための回路の望ま しい電圧範囲は二次側で所望の電圧値まで電圧増倍回路により高められる。電圧 増倍回路はコンデンサ２８および１９ならびにダイオード２９から成っており、 コンデンサ１９は同時にＦＥＴ３の駆動のための直流電圧を用意し、またダイオ ード２９は同時に整流の役割もする。 図１３による制御供給部２５は“フォール‐バック”特性曲線を発生する可能 性を示す。そのための主な構成要素はトランジスタ３０および抵抗３１、３２お よび３３である。この回路部分は下記のように動作する： たとえば短絡の際に生ずるように高められた電流の結果として、ＦＥＴ３の電 流制限作用が開始すると、端子２０および２１における電圧が上昇する。この電 圧は弁４のダイオードとＦＥＴ３のインバースダイオードとも呼ばれるボディダ イオードとにより形成されるブリッジ整流器に現れる。ボディダイオードとは、 知られているように、各境界層のダイオード、特にＭＯＳ‐ＦＥＴに固有の内部 のｐｎ接合のダイオード作用をいう。ボディダイオードは符号３１を付して示さ れている。上記のブリッジ整流器に与えられている電圧は抵抗１３１および１３ ３の直列回路にも与えられており、それによって抵抗１３３にトランジスタ３０ を導通状態に駆動する電圧降下が生ずる。抵抗１３２の大きさにより、端子２０ および２１における電圧が上昇する際に常に小さくなり、またそれによってＦＥ Ｔ３を通る負荷電流を滅ずるゲート‐ソース間電圧がスイッチオンされ得る。図 示されている実施例は、本発明による原理によりフォール‐バック特性曲線を発 生する１つの可能性のみを示す。知られているように演算増幅器によりあらゆる 所望の特性曲線が発生され得る。 図１４には上側の図にＦＥＴの完全なシンボルが示されており、下側の図に本 明細書中で使用されるような省略されたシンボルが示されている。ドレイン、ゲ ートおよびソースならびにドレイン‐ソース間電流の正方向に対する通常の略記 が記入されている。図１４による図示はエンハンスメント形のＦＥＴ、すなわち ｎチャネルを有するノーマリー・オフ形ＦＥＴを示す。特に図１４による図示の 仕方はＭＯＳＦＥＴとして理解すべきである。もちろん、図１ないし図１３によ り図示されている回路は他の相応の構成要素、特に他のＦＥＴによっても実現さ れ得る。たとえばｐチャネルＦＥＴの使用の際には通常の極性反転を行うだけで よい。重要なことは、図１５中に示されているような特性曲線が実現され得るこ と、すなわち直流電圧に対しては電圧に無関係に最大電流が設定可能であり、ま た交流電圧に対してはこのような状況が２つの対角線上で向かい合う象限のなか に存在することである。ここに例として特定のＦＥＴにより示した回路はこの一 般的な意味で見るべきである。 図１５により電流制限器における作用原理を説明する： 図１５は縦軸にドレイン‐ソース間電流Ｉ_DSを、また横軸にドレイン‐ソース 間電圧Ｕ_DSをとったダイアグラムを示す。図１４で説明したようなここに示され ている形式のＦＥＴはもともと、負のドレイン‐ソース間電圧の際にボディダイ オードの特性曲線３３に移行する特性曲線３２を有する。水平の特性曲線はパラ メータ、ゲート‐ソース間電圧、において生じ、また相応の配線におけるドレイ ン‐ソース間電流を制限する。高いゲート‐ソース間電圧の際には急峻なオン抵 抗Ｒ_ONが得られる。交流電圧の場合の逆直列の回路では第１象限と第３象限との 間の対称な動作の仕方が得られ、その際にボディダイオードの特性曲線３３はも はや効果を発揮しない。前記の配線の電流‐電圧変換器を有する回路により、使 用されるＦＥＴの物理的に予め定められたオン抵抗に対する直線のなかに入り込 む特性曲線３５を介しての始動が達成される。 コンデンサ１９が蓄積装置コンデンサとして前記の仕方で使用されるならば、 交流電圧の各極性方向に対する始動がＦＥＴの逆直列配置のなかで避けられる。 逆直列に接続されたＦＥＴの電流制限作用はその場合にオン抵抗に対する特性曲 線３４の移行と結び付いて第１および第３の象限のなかのパラメータとして相応 のゲート‐ソース間電圧を有する選ばれた水平な特性曲線の間で省略される。そ の際に、特性曲線３２と第１の象限において左に位置する選ばれた特性曲線との 間の面積は、ドレイン‐ソース間電流とドレイン‐ソース間電圧との積から具体 的にわかるように、損失節減の効果を現す。前記の原理の可能性はシリコンカー バイドから成るＦＥＴの使用によりさらに顕著に増進され得る。開閉装置と直列 に接続されている半導体要素１は種々の実施形態でそれぞれ全体的または部分的 に集積回路として構成することができる。電流制限器は開閉装置なしでも多様に 応用され得る。 図１６には一次巻線１２および二次巻線１３を有し、また補助継鉄３７および アーマチュア２７を有する磁石システム３６が示されている。このような磁石シ ステムは前記のように電流制限器と開閉装置との構造的組み合わせのために有利 である。

Claims (1)

1. 【特許請求の範囲】 １．電子ソース（ソース）、電子アクセプタ（ドレイン）および電子の流れを制 御する制御電極（ゲート）を有し、電界効果トランジスタ（ＦＥＴ；３）のよう な特性曲線を有する少なくとも１つの制御可能な半導体（３）を有する半導体要 素（１）により過電流を制限するための電流制限器において、場合によっては交 流電圧の際に２つのＦＥＴが逆直列に接続されており、また半導体要素（１）の 駆動のために必要な制御電圧を半導体要素における電圧降下の少なくとも一部分 から内部で取得するための手段が設けられていることを特徴とする電流制限器。 ２．電圧降下からの駆動のための手段がそれぞれ半導体（３）のドレイン（７） およびゲート（６）に接続されている駆動回路であることを特徴とする請求項１ 記載の電流制限器。 ３．負荷電流からの駆動のための手段がそれぞれ負荷電流中位置する電流‐電圧 変換器（１１）であることを特徴とする請求項１記載の電流制限器。 ４．駆動回路が直流電圧の際にはドレイン端子（７）とゲート端子（６）との間 に接続されている抵抗（５）から成り、また場合によっては交流電圧の際には逆 直列に接続されている両ＦＥＴのドレイン端子（７）がそれぞれ弁（４）および 抵抗（５）を介してゲート端子（６）と接続されていることを特徴とする請求項 ２記載の電流制限器。 ５．駆動回路が直流電圧の際にはドレイン端子（７）とゲート端子（６）との間 に接続されている定電流源から成り、また場合によっては交流電圧の際には逆直 列に接続されている両ＦＥＴのドレイン端子（７）がそれぞれ弁（４）および定 電流源を介してゲート端子（６）と接続されていることを特徴とする請求項２記 載の電流制限器。 ６．電流‐電圧変換器として、その二次巻線（１３）に両極性方向に電圧制限す る要素（１４）、特に２つの逆直列に接続されているツェナーダイオードが接続 されており、またその出力端が整流器回路（１６）を介してゲート端子（６）と 接続されている変成器が用いられていることを特徴とする請求項３記載の電流制 限器。 ７．変成器にその二次巻線（１３）に整流器回路（１６）が接続されており、そ れらの直流電圧電位点（１７）が一方ではＦＥＴ（３）のゲート端子（６）と接 続され、他方では一次巻線（１２）の中間タップ（１８）を介して接続されてお り、またコンデンサ（１９）が制御電圧に対する直流電圧電位点（１７）の間に 接続されていることを特徴とする請求項６記載の電流制限器。 ８．変成器にその二次巻線（１３）にツェナーダイオードから成るブリッジ整流 器が配置されており、その直流電圧出力端がゲートと接続されていることを特徴 とする請求項３記載の電流制限器。 ９．整流器回路が電圧増倍回路（２４）として構成されていることを特徴とする 請求項６記載の電流制限器。 １０．電流‐電圧変換器が電圧増倍器を後段に接続されているチョッパであるこ とを特徴とする請求項３記載の電流制限器。 １１．半導体（３）がシリコンカーバイド（ＳｉＣ）から製造されていることを 特徴とする請求項１ないし１０のいずれか１つに記載の電流制限器。 １２．ゲート端子（６）とソース端子（８）または両ソース端子の接続点（１０ ）との間に、電流制限するツェナーダイオードの作用を有する要素（９）であっ て、半導体のゲート電圧が過電流の所望の制限が行われる値に設定されているよ うに構成されている要素（９）が接続されていることを特徴とする請求項１ない し３ のいずれか１つに記載の電流制限器。 １３．半導体要素（１）に付加的の外部駆動のための駆動装置が構成されている ことを特徴とする請求項１ないし１２のいずれか１つに記載の電流制限器。 １４．駆動装置が、予め定められた入力信号の受信の際に半導体要素（１）を遮 断する電圧を発生するように構成されていることを特徴とする請求項１３記載の 電流制限器。 １５．半導体要素（１）に対して直列に少なくとも１つの機械的開閉接点（２３ ）が接続されていることを特徴とする請求項１ないし１４のいずれか１つに記載 の電流制限器。 １６．開閉接点（２３）が直接または間接に力蓄積装置（３８）を介して磁石シ ステム（３６）と係合していることを特徴とする請求項１５記載の電流制限器。 １７．磁石システム（３６）が二次巻線（１３）と比較して低抵抗の一次巻線（ １２）を有し、また一方で負荷電流から制御電圧を得るための変成器を形成して おり、また他方でははその低抵抗の一次巻線（１２）により同時に、開閉接点（ ２３）と作用的に結合しているアーマチュア（２７）を有する各磁石システムに 対する励磁巻線を形成していることを特徴とする請求項１６記載の電流制限器。 １８．磁石システム（３６）において、その動作空隙が、磁石アーマチュア（２ ７）に対する所望の応動電流よりも小さい電流において既に磁気飽和状態に入る ように構成されている補助継鉄（３７）により橋絡されていることを特徴とする 請求項１７記載の電流制限器。 １９．半導体要素（１）が電力開閉器、線路保護開閉器または電動機保護開閉器 などのような自動遮断器において、リミッタの機能を有する電流制限部分として 使用されていることを特徴とする請求項１５ないし１８のいずれか１つに記載の 電流制限器。 ２０．半導体要素（１）および機械的開閉接点（２３）がそれぞれ空間的に隔て られた開閉装置の部分であることを特徴とする請求項１５記載の電流制限器。