JPH04351463A - 静電誘導サイリスタ駆動回路 - Google Patents
静電誘導サイリスタ駆動回路Info
- Publication number
- JPH04351463A JPH04351463A JP12359191A JP12359191A JPH04351463A JP H04351463 A JPH04351463 A JP H04351463A JP 12359191 A JP12359191 A JP 12359191A JP 12359191 A JP12359191 A JP 12359191A JP H04351463 A JPH04351463 A JP H04351463A
- Authority
- JP
- Japan
- Prior art keywords
- electrostatic induction
- induction thyristor
- gate
- cathode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006698 induction Effects 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Landscapes
- Thyristors (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、静電誘導サイリスタ駆
動回路に関するものであり、大電力を高速度でスイッチ
ング制御する用途に特に適するものである。
動回路に関するものであり、大電力を高速度でスイッチ
ング制御する用途に特に適するものである。
【０００２】
【従来の技術】従来、静電誘導サイリスタをスイッチン
グ動作させるための駆動回路は図３に示すように構成さ
れており、図４に示すようなゲート電圧ＶｇでＯＮ制御
及びＯＦＦ制御される。図５は静電誘導サイリスタ１の
オン時の状態を示し、図６はオフ時の状態を示している
。この静電誘導サイリスタ１は、Ｎ− の低不純物濃度
領域５を挟んで、カソード領域３とアノード領域４が設
けられ、Ｐ＋ のアノード領域４からＮ＋ のカソード
領域３へ流れる電流を、カソード領域３の両側に設けら
れた駆動ゲート領域６に印加する電圧により、静電誘導
効果で制御するものである。
グ動作させるための駆動回路は図３に示すように構成さ
れており、図４に示すようなゲート電圧ＶｇでＯＮ制御
及びＯＦＦ制御される。図５は静電誘導サイリスタ１の
オン時の状態を示し、図６はオフ時の状態を示している
。この静電誘導サイリスタ１は、Ｎ− の低不純物濃度
領域５を挟んで、カソード領域３とアノード領域４が設
けられ、Ｐ＋ のアノード領域４からＮ＋ のカソード
領域３へ流れる電流を、カソード領域３の両側に設けら
れた駆動ゲート領域６に印加する電圧により、静電誘導
効果で制御するものである。
【０００３】まず、図５に示すように、ゲート電極Ｇに
正電圧を印加し、Ｐ＋ の駆動ゲート領域６に挟まれた
チャネル部の電子に対するポテンシャルを下げてやると
、Ｎ＋ のカソード領域３から電子が注入され、それに
伴って、Ｐ＋ のアノード領域４から正孔が注入され、
アノード領域４からカソード領域３に主電流が流れてＯ
Ｎ状態となる。
正電圧を印加し、Ｐ＋ の駆動ゲート領域６に挟まれた
チャネル部の電子に対するポテンシャルを下げてやると
、Ｎ＋ のカソード領域３から電子が注入され、それに
伴って、Ｐ＋ のアノード領域４から正孔が注入され、
アノード領域４からカソード領域３に主電流が流れてＯ
Ｎ状態となる。
【０００４】次に、図６に示すように、ゲート電極Ｇに
負電圧を印加すると、Ｐ＋ の駆動ゲート領域６から空
乏層７が延び、チャネル部にポテンシャルバリアが形成
され、Ｎ＋ のカソード領域３からの電子の注入は遮断
される。このとき、Ｎ− の低不純物濃度領域５内の正
孔は駆動ゲート領域６に引き寄せられ、ゲート電極Ｇか
ら電流Ｉｇが流れ出す。それと共に、アノード領域４か
らＮ− の低不純物濃度領域５への正孔の注入は徐々に
減衰し、アノード電流Ｉａは遮断されて、ターンオフさ
れる。
負電圧を印加すると、Ｐ＋ の駆動ゲート領域６から空
乏層７が延び、チャネル部にポテンシャルバリアが形成
され、Ｎ＋ のカソード領域３からの電子の注入は遮断
される。このとき、Ｎ− の低不純物濃度領域５内の正
孔は駆動ゲート領域６に引き寄せられ、ゲート電極Ｇか
ら電流Ｉｇが流れ出す。それと共に、アノード領域４か
らＮ− の低不純物濃度領域５への正孔の注入は徐々に
減衰し、アノード電流Ｉａは遮断されて、ターンオフさ
れる。
【０００５】
【発明が解決しようとする課題】上述のように、静電誘
導サイリスタはゲート・カソード間に順方向バイアスを
印加して、チャネル領域の空乏層を消滅させることで主
電流のオン状態を呈することができ、同時にドリフト領
域で大きな導電率変調を起こすことで極めて低いオン抵
抗を実現している。また、ゲート・カソード間に逆方向
バイアスを印加して、チャネル領域の空乏層の拡がりに
より主電流通路をピンチオフさせてオフ状態を呈する。 このゲート・カソード間に逆方向バイアスを印加するこ
とはオン状態においてドリフト領域に注入されたキャリ
アをターンオフ時にゲートから引き抜くという役割をも
同時に持っている。したがって、従来の静電誘導サイリ
スタ駆動回路では、静電誘導サイリスタ１をＯＮ制御及
びＯＦＦ制御するために、ゲート電圧Ｖｇを正／負に切
り換える必要があり、正の電源と負の電源が必要となり
、２電源方式とする必要があり、容積が大きく、且つ高
価になるという問題があった。また、単一正電源を利用
して負電源を生み出す回路方式も検討されているが、回
路構成が複雑で、容積が大きく、且つ高価なものになる
という問題があった。
導サイリスタはゲート・カソード間に順方向バイアスを
印加して、チャネル領域の空乏層を消滅させることで主
電流のオン状態を呈することができ、同時にドリフト領
域で大きな導電率変調を起こすことで極めて低いオン抵
抗を実現している。また、ゲート・カソード間に逆方向
バイアスを印加して、チャネル領域の空乏層の拡がりに
より主電流通路をピンチオフさせてオフ状態を呈する。 このゲート・カソード間に逆方向バイアスを印加するこ
とはオン状態においてドリフト領域に注入されたキャリ
アをターンオフ時にゲートから引き抜くという役割をも
同時に持っている。したがって、従来の静電誘導サイリ
スタ駆動回路では、静電誘導サイリスタ１をＯＮ制御及
びＯＦＦ制御するために、ゲート電圧Ｖｇを正／負に切
り換える必要があり、正の電源と負の電源が必要となり
、２電源方式とする必要があり、容積が大きく、且つ高
価になるという問題があった。また、単一正電源を利用
して負電源を生み出す回路方式も検討されているが、回
路構成が複雑で、容積が大きく、且つ高価なものになる
という問題があった。
【０００６】この発明はこのような点に鑑みてなされた
ものであり、その目的とするところは、静電誘導サイリ
スタを単一電源で駆動できるような静電誘導サイリスタ
駆動回路を実現することにある。
ものであり、その目的とするところは、静電誘導サイリ
スタを単一電源で駆動できるような静電誘導サイリスタ
駆動回路を実現することにある。
【０００７】
【課題を解決するための手段】本発明の静電誘導サイリ
スタ駆動回路にあっては、上記の課題を解決するために
、図１又は図２に示すように、自己保持機能の無い半導
体スイッチング素子を静電誘導サイリスタ１のカソード
回路に直列的に挿入したことを特徴とするものである。
スタ駆動回路にあっては、上記の課題を解決するために
、図１又は図２に示すように、自己保持機能の無い半導
体スイッチング素子を静電誘導サイリスタ１のカソード
回路に直列的に挿入したことを特徴とするものである。
【０００８】ここで、自己保持機能の無い半導体スイッ
チング素子としては、図１に示すようなＭＯＳＦＥＴ１
１、あるいは、図２に示すようなバイポーラトランジス
タ１３を用いれば良い。
チング素子としては、図１に示すようなＭＯＳＦＥＴ１
１、あるいは、図２に示すようなバイポーラトランジス
タ１３を用いれば良い。
【０００９】
【作用】上記の構成とすることにより、静電誘導サイリ
スタ１のオン状態では、半導体スイッチング素子にオン
抵抗分の電圧降下が生じ、これがターンオフ時にも過渡
的に残存する。静電誘導サイリスタ１のカソードＫにお
ける正の電圧降下は、カソードＫとゲートＧを結ぶ閉回
路で考えると、ゲートＧに対して逆バイアスを印加する
ことと等価である。この過渡的な逆バイアスが充分に静
電誘導サイリスタ１をターンオフ駆動できる点に着目し
て負方向のゲート駆動電源の代用となし、上述の問題点
を解決することができる。
スタ１のオン状態では、半導体スイッチング素子にオン
抵抗分の電圧降下が生じ、これがターンオフ時にも過渡
的に残存する。静電誘導サイリスタ１のカソードＫにお
ける正の電圧降下は、カソードＫとゲートＧを結ぶ閉回
路で考えると、ゲートＧに対して逆バイアスを印加する
ことと等価である。この過渡的な逆バイアスが充分に静
電誘導サイリスタ１をターンオフ駆動できる点に着目し
て負方向のゲート駆動電源の代用となし、上述の問題点
を解決することができる。
【００１０】
【実施例】図１は本発明の一実施例の回路図である。以
下、その回路構成について説明する。図中、１は静電誘
導サイリスタであり、アノードＡとカソードＫ及びゲー
トＧを有している。アノードＡは、抵抗Ｒを介して直流
電源Ｅの正極に接続されている。ゲートＧは入力端子１
４に接続されている。この入力端子１４には、図示され
たように、単一極性のゲート電圧Ｖｇが入力される。１
１はパワーＭＯＳＦＥＴであり、本実施例では、Ｎチャ
ンネルのエンハンスメント型を用いている。パワーＭＯ
ＳＦＥＴ１１のゲートは入力端子１４に接続され、ドレ
インは静電誘導サイリスタ１のカソードＫに接続され、
ソースは直流電源Ｅの負極に接続されている。静電誘導
サイリスタ１のゲートＧと直流電源Ｅの負極との間には
、ツェナダイオード１２が接続されている。このツェナ
ダイオード１２は、パワーＭＯＳＦＥＴ１１のゲート保
護用である。
下、その回路構成について説明する。図中、１は静電誘
導サイリスタであり、アノードＡとカソードＫ及びゲー
トＧを有している。アノードＡは、抵抗Ｒを介して直流
電源Ｅの正極に接続されている。ゲートＧは入力端子１
４に接続されている。この入力端子１４には、図示され
たように、単一極性のゲート電圧Ｖｇが入力される。１
１はパワーＭＯＳＦＥＴであり、本実施例では、Ｎチャ
ンネルのエンハンスメント型を用いている。パワーＭＯ
ＳＦＥＴ１１のゲートは入力端子１４に接続され、ドレ
インは静電誘導サイリスタ１のカソードＫに接続され、
ソースは直流電源Ｅの負極に接続されている。静電誘導
サイリスタ１のゲートＧと直流電源Ｅの負極との間には
、ツェナダイオード１２が接続されている。このツェナ
ダイオード１２は、パワーＭＯＳＦＥＴ１１のゲート保
護用である。
【００１１】以下、本実施例の動作について説明する。
ゲート電圧ＶｇがＨｉｇｈレベル（例えば５Ｖ）になる
と、パワーＭＯＳＦＥＴ１１のゲート電位が上昇して、
パワーＭＯＳＦＥＴ１１のドレイン・ソース間が導通状
態となる。これにより、静電誘導サイリスタ１のアノー
ドＡとカソードＫの間には、抵抗Ｒを介して直流電源Ｅ
の直流電圧が印加された状態となる。このとき、パワー
ＭＯＳＦＥＴ１１のオン電圧がＶｏｎ＝０．５Ｖ程度で
あるとすると、静電誘導サイリスタ１のゲートＧとカソ
ードＫの間には、（Ｖｇ−Ｖｏｎ）の順方向バイアスが
印加されることになり、静電誘導サイリスタ１のアノー
ドＡとカソードＫの間は導通する。これにより、直流電
源Ｅから抵抗Ｒ、静電誘導サイリスタ１のアノードＡと
カソードＫ、パワーＭＯＳＦＥＴ１１のドレインとソー
スを介して電流が流れて、負荷Ｒが駆動される。
と、パワーＭＯＳＦＥＴ１１のゲート電位が上昇して、
パワーＭＯＳＦＥＴ１１のドレイン・ソース間が導通状
態となる。これにより、静電誘導サイリスタ１のアノー
ドＡとカソードＫの間には、抵抗Ｒを介して直流電源Ｅ
の直流電圧が印加された状態となる。このとき、パワー
ＭＯＳＦＥＴ１１のオン電圧がＶｏｎ＝０．５Ｖ程度で
あるとすると、静電誘導サイリスタ１のゲートＧとカソ
ードＫの間には、（Ｖｇ−Ｖｏｎ）の順方向バイアスが
印加されることになり、静電誘導サイリスタ１のアノー
ドＡとカソードＫの間は導通する。これにより、直流電
源Ｅから抵抗Ｒ、静電誘導サイリスタ１のアノードＡと
カソードＫ、パワーＭＯＳＦＥＴ１１のドレインとソー
スを介して電流が流れて、負荷Ｒが駆動される。
【００１２】次に、ゲート電圧ＶｇがＬｏｗレベル（０
Ｖ）になると、静電誘導サイリスタ１のゲートＧの電位
は０Ｖとなる。このとき、パワーＭＯＳＦＥＴ１１のド
レインには、オン電圧Ｖｏｎに相当する残留電圧が存在
するので、静電誘導サイリスタ１のカソードＫを基準に
すると、静電誘導サイリスタ１のゲートＧには−Ｖｏｎ
の逆方向バイアスが印加されることになり、静電誘導サ
イリスタ１のアノードＡとカソードＫの間は非導通とな
る。これにより、直流電源Ｅから抵抗Ｒに流れる電流は
遮断され、負荷Ｒの駆動は停止される。
Ｖ）になると、静電誘導サイリスタ１のゲートＧの電位
は０Ｖとなる。このとき、パワーＭＯＳＦＥＴ１１のド
レインには、オン電圧Ｖｏｎに相当する残留電圧が存在
するので、静電誘導サイリスタ１のカソードＫを基準に
すると、静電誘導サイリスタ１のゲートＧには−Ｖｏｎ
の逆方向バイアスが印加されることになり、静電誘導サ
イリスタ１のアノードＡとカソードＫの間は非導通とな
る。これにより、直流電源Ｅから抵抗Ｒに流れる電流は
遮断され、負荷Ｒの駆動は停止される。
【００１３】図２は本発明の第２実施例の回路図である
。本実施例にあっては、第１実施例のパワーＭＯＳＦＥ
Ｔ１１の代わりに、ＮＰＮ型のバイポーラトランジスタ
１３を用いている。バイポーラトランジスタ１３はオン
状態を維持するためにベース電流を流し続ける必要があ
るので、ゲート回路の電流容量は第１実施例よりは大き
く設計する必要がある。
。本実施例にあっては、第１実施例のパワーＭＯＳＦＥ
Ｔ１１の代わりに、ＮＰＮ型のバイポーラトランジスタ
１３を用いている。バイポーラトランジスタ１３はオン
状態を維持するためにベース電流を流し続ける必要があ
るので、ゲート回路の電流容量は第１実施例よりは大き
く設計する必要がある。
【００１４】
【発明の効果】本発明の静電誘導サイリスタ駆動回路に
おいては、自己保持機能の無い半導体スイッチング素子
を静電誘導サイリスタのカソード回路に直列的に挿入し
たので、ターンオフ駆動用の負電源を省略することが可
能となり、従来の２電源方式の駆動回路と比較すると、
スイッチング回路全体の小型化と簡素化及び低コスト化
が可能になるという優れた効果を奏するものである。
おいては、自己保持機能の無い半導体スイッチング素子
を静電誘導サイリスタのカソード回路に直列的に挿入し
たので、ターンオフ駆動用の負電源を省略することが可
能となり、従来の２電源方式の駆動回路と比較すると、
スイッチング回路全体の小型化と簡素化及び低コスト化
が可能になるという優れた効果を奏するものである。
【図１】本発明の一実施例の回路図である。
【図２】本発明の他の実施例の回路図である。
【図３】従来例の回路図である。
【図４】従来例の動作説明のための波形図である。
【図５】従来の静電誘導サイリスタのオン時の動作を示
す断面図である。
す断面図である。
【図６】従来の静電誘導サイリスタのオフ時の動作を示
す断面図である。
す断面図である。
１ 静電誘導サイリスタ
１１ ＭＯＳＦＥＴ
１２ ツェナダイオード
１３ バイポーラトランジスタ
Claims (1)
- 【請求項１】 自己保持機能の無い半導体スイッ
チング素子を静電誘導サイリスタのカソード回路に直列
的に挿入したことを特徴とする静電誘導サイリスタ駆動
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12359191A JPH04351463A (ja) | 1991-05-28 | 1991-05-28 | 静電誘導サイリスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12359191A JPH04351463A (ja) | 1991-05-28 | 1991-05-28 | 静電誘導サイリスタ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04351463A true JPH04351463A (ja) | 1992-12-07 |
Family
ID=14864396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12359191A Pending JPH04351463A (ja) | 1991-05-28 | 1991-05-28 | 静電誘導サイリスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04351463A (ja) |
-
1991
- 1991-05-28 JP JP12359191A patent/JPH04351463A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1205877A (en) | Normally-off, gate-controlled electrical circuit with low on-resistance | |
| US8598620B2 (en) | MOSFET with integrated field effect rectifier | |
| KR930703706A (ko) | 통합형 전력 스위치 구조체 | |
| JPH0434330B2 (ja) | ||
| JPH10233632A (ja) | 高圧側ｍｏｓｆｅｔゲート保護シャント回路 | |
| US4506282A (en) | Normally-off semiconductor device with low on resistance and circuit analogue | |
| US5519241A (en) | Circuit structure having at least one bipolar power component and method for the operation thereof | |
| CA1146639A (en) | Control circuitry using a pull-down transistor for high voltage solid-state switches | |
| JPH04351463A (ja) | 静電誘導サイリスタ駆動回路 | |
| JPH04364784A (ja) | Ｍｏｓ型半導体素子駆動回路 | |
| US4516037A (en) | Control circuitry for high voltage solid-state switches | |
| JP2002135973A (ja) | 過電圧保護回路 | |
| JP2551152B2 (ja) | Ｍｏｓコントロールサイリスタ | |
| JPS61161015A (ja) | 複合半導体スイツチング装置 | |
| JPH0645592A (ja) | 複合型半導体装置 | |
| JP3163746B2 (ja) | 半導体装置 | |
| JP2861068B2 (ja) | 静電誘導形サイリスタの制御回路 | |
| JPS61285821A (ja) | 電子スイツチ | |
| JP3115716B2 (ja) | 半導体装置 | |
| KR830001097B1 (ko) | 게이트 다이오드 스위치용 제어회로 | |
| JPS59225A (ja) | 双方向性制御回路 | |
| US9871129B2 (en) | Thyristor, a method of triggering a thyristor, and thyristor circuits | |
| JP2562854B2 (ja) | 制御ゲート付きｐｎｐｎサイリスタ | |
| JPH02206172A (ja) | 横型伝導度変調型ｍｏｓｆｅｔおよびその制御方法 | |
| KR100486347B1 (ko) | 절연게이트양극성트랜지스터 |