JPS6345987B2 - - Google Patents
Info
- Publication number
- JPS6345987B2 JPS6345987B2 JP56178959A JP17895981A JPS6345987B2 JP S6345987 B2 JPS6345987 B2 JP S6345987B2 JP 56178959 A JP56178959 A JP 56178959A JP 17895981 A JP17895981 A JP 17895981A JP S6345987 B2 JPS6345987 B2 JP S6345987B2
- Authority
- JP
- Japan
- Prior art keywords
- intermittent
- circuit
- time
- output
- wiper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 12
- 230000004913 activation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 3
- 239000005357 flat glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60S—SERVICING, CLEANING, REPAIRING, SUPPORTING, LIFTING, OR MANOEUVRING OF VEHICLES, NOT OTHERWISE PROVIDED FOR
- B60S1/00—Cleaning of vehicles
- B60S1/02—Cleaning windscreens, windows or optical devices
- B60S1/04—Wipers or the like, e.g. scrapers
- B60S1/06—Wipers or the like, e.g. scrapers characterised by the drive
- B60S1/08—Wipers or the like, e.g. scrapers characterised by the drive electrically driven
- B60S1/0803—Intermittent control circuits
- B60S1/0807—Intermittent control circuits using electronic control means, e.g. tubes, semiconductors
Description
【発明の詳細な説明】
この発明は、車両用ワイパの間欠駆動を制御す
るワイパ間欠駆動制御装置に関するものである。
るワイパ間欠駆動制御装置に関するものである。
従来、この種の装置としては抵抗およびコンデ
ンサにより形成されるタイマ回路をワイパ駆動装
置に設け、タイマ回路の時定数を変えることによ
りワイパの間欠駆動の時間間隔を制御するように
したものが知られている。つまり、かかる従来装
置はタイマ回路の時定数をたとえばその回路の抵
抗を可変とし、その抵抗に連結されるつまみの回
転角度を目安としてワイパの間欠駆動の時間間隔
を調節していた。
ンサにより形成されるタイマ回路をワイパ駆動装
置に設け、タイマ回路の時定数を変えることによ
りワイパの間欠駆動の時間間隔を制御するように
したものが知られている。つまり、かかる従来装
置はタイマ回路の時定数をたとえばその回路の抵
抗を可変とし、その抵抗に連結されるつまみの回
転角度を目安としてワイパの間欠駆動の時間間隔
を調節していた。
しかしながら、このような従来装置によるとつ
まみの回転角度によりワイパの間欠駆動間隔を予
測して設定するため、かかる設定はおのずと試行
錯誤的にならざるを得ない。つまり、運転時にお
ける気象条件あるいは運転速度に応じてその設定
量を何度も修正する必要が生じきわめて煩しいと
いう問題点があつた。
まみの回転角度によりワイパの間欠駆動間隔を予
測して設定するため、かかる設定はおのずと試行
錯誤的にならざるを得ない。つまり、運転時にお
ける気象条件あるいは運転速度に応じてその設定
量を何度も修正する必要が生じきわめて煩しいと
いう問題点があつた。
この発明は、このような従来の問題点に着目し
てなされたものでワイパの間欠駆動における時間
間隔を所望に応じて直ちに設定することができる
ワイパ間欠駆動制御装置を提供することを目的と
する。
てなされたものでワイパの間欠駆動における時間
間隔を所望に応じて直ちに設定することができる
ワイパ間欠駆動制御装置を提供することを目的と
する。
以下、この発明を図面に基づいて説明する。
まず構成を説明する。第１図はこの発明の一実
施例を示すブロツク図である。これによると符号
１は発振器であり、この発振器１は変換回路とし
てのデジタルアナログ（Ｄ−Ａ）変換器２に接続
されている。一方、符号３は初期作動回路であ
り、この初期作動回路はサンプルホールド回路４
に接続されている。そして、Ｄ−Ａ変換器２およ
びサンプルホールド回路４の各出力端は比較回路
５の入力端にそれぞれ接続されている。この比較
回路５の出力端は図示しないワイパに接続されて
ワイパ駆動回路を構成する間欠リレー作動回路７
に接続され、この間欠リレー作動回路７には上述
した初期作動回路３が接続されている。また、間
欠リレー作動回路はリセツト回路６を介してＤ−
Ａ変換器２に接続されている。さらに、Ｄ−Ａ変
換器２とサンプルホールド回路４との間には間欠
時間設定スイツチ（以下、単にスイツチという）
SWが設けられている。
施例を示すブロツク図である。これによると符号
１は発振器であり、この発振器１は変換回路とし
てのデジタルアナログ（Ｄ−Ａ）変換器２に接続
されている。一方、符号３は初期作動回路であ
り、この初期作動回路はサンプルホールド回路４
に接続されている。そして、Ｄ−Ａ変換器２およ
びサンプルホールド回路４の各出力端は比較回路
５の入力端にそれぞれ接続されている。この比較
回路５の出力端は図示しないワイパに接続されて
ワイパ駆動回路を構成する間欠リレー作動回路７
に接続され、この間欠リレー作動回路７には上述
した初期作動回路３が接続されている。また、間
欠リレー作動回路はリセツト回路６を介してＤ−
Ａ変換器２に接続されている。さらに、Ｄ−Ａ変
換器２とサンプルホールド回路４との間には間欠
時間設定スイツチ（以下、単にスイツチという）
SWが設けられている。
このような構成となつているため、発振器１で
得られる発振出力はＤ−Ａ変換器２によつて間欠
時間を設定する基準信号に変換される。Ｄ−Ａ変
換器２はこの基準信号の信号レベルを時間の経過
に伴つて最小間欠時間相当レベルから最大間欠時
間相当レベルへ向けて漸次変化させる機能を有し
ている。
得られる発振出力はＤ−Ａ変換器２によつて間欠
時間を設定する基準信号に変換される。Ｄ−Ａ変
換器２はこの基準信号の信号レベルを時間の経過
に伴つて最小間欠時間相当レベルから最大間欠時
間相当レベルへ向けて漸次変化させる機能を有し
ている。
基準信号の発生と同時に初期作動回路３が作動
し、サンプルホールド回路４には最大間欠時間相
当レベルが記憶される。その後、所望の時点にて
スイツチSWを操作すると、サンプルホールド回
路４にはスイツチSWがONからOFFとされた時
点での基準信号のレベルが記憶される。一方、比
較回路５は、Ｄ−Ａ変換器２から出力される基準
信号の信号レベルとサンプルホールド回路４に記
憶された信号レベルとを逐次比較し、基準信号の
変化によつて両信号のレベルが反転した時点で反
転信号を出力する機能を有している。
し、サンプルホールド回路４には最大間欠時間相
当レベルが記憶される。その後、所望の時点にて
スイツチSWを操作すると、サンプルホールド回
路４にはスイツチSWがONからOFFとされた時
点での基準信号のレベルが記憶される。一方、比
較回路５は、Ｄ−Ａ変換器２から出力される基準
信号の信号レベルとサンプルホールド回路４に記
憶された信号レベルとを逐次比較し、基準信号の
変化によつて両信号のレベルが反転した時点で反
転信号を出力する機能を有している。
この反転信号が出力されると、間欠リレー作動
回路７が作動してワイパの掃引が一回行われると
共に、Ｄ−Ａ変換器２の基準信号は最小間欠時間
相当レベルにリセツトされる。従つて、Ｄ−Ａ変
換器２は再び時間の経過に伴つて変化する基準信
号を発生し、リセツトの時点からスイツチSWを
ON→OFFした時点までの間隔をおいてワイパの
掃引が間欠して行われる。なお、Ｄ−Ａ変換器２
は同様な特性を有する積分器とすることができ
る。
回路７が作動してワイパの掃引が一回行われると
共に、Ｄ−Ａ変換器２の基準信号は最小間欠時間
相当レベルにリセツトされる。従つて、Ｄ−Ａ変
換器２は再び時間の経過に伴つて変化する基準信
号を発生し、リセツトの時点からスイツチSWを
ON→OFFした時点までの間隔をおいてワイパの
掃引が間欠して行われる。なお、Ｄ−Ａ変換器２
は同様な特性を有する積分器とすることができ
る。
次に、第１図に示すブロツク図に基づいて構成
されるさらに詳細な実施例につき第２図を参照し
て説明する。
されるさらに詳細な実施例につき第２図を参照し
て説明する。
第２図において符号VOは電源であり、MOはワ
イパ駆動回路を構成するワイパ駆動用のモータで
あつて、電源VOはモータMOの一端に接続されて
いる。このモータMOの二つの他端はワイパの駆
動モードを変えるワイパスイツチWSの端子Ｈ、
Ｌにそれぞれ接続されている。なお、このワイパ
スイツチWSは図中表Ｇに示される接続関係を有
し、オフモードOFFのときは端子Ｍおよび端子
Ｌが接続され、間欠モードINTのときは端子Ｉ
および端子Ｅ、端子Ｍおよび端子Ｌがそれぞれ接
続されるようになつている。Loは低速モードの
ときで端子Ｅおよび端子Ｌが接続され、HIは高
速モードのときで端子Ｅおよび端子Ｈが接続され
るようになつている。ここで、端子Ｅは接地され
るようになつている。さらに、モータMOの一端
は、オートストツプスイツチASおよびリレー接
点RSを介して端子Ｍに接続されている。
イパ駆動回路を構成するワイパ駆動用のモータで
あつて、電源VOはモータMOの一端に接続されて
いる。このモータMOの二つの他端はワイパの駆
動モードを変えるワイパスイツチWSの端子Ｈ、
Ｌにそれぞれ接続されている。なお、このワイパ
スイツチWSは図中表Ｇに示される接続関係を有
し、オフモードOFFのときは端子Ｍおよび端子
Ｌが接続され、間欠モードINTのときは端子Ｉ
および端子Ｅ、端子Ｍおよび端子Ｌがそれぞれ接
続されるようになつている。Loは低速モードの
ときで端子Ｅおよび端子Ｌが接続され、HIは高
速モードのときで端子Ｅおよび端子Ｈが接続され
るようになつている。ここで、端子Ｅは接地され
るようになつている。さらに、モータMOの一端
は、オートストツプスイツチASおよびリレー接
点RSを介して端子Ｍに接続されている。
電源VOにはトランジスタT4のエミツタが接続
され、そのコレクタはコントローラ電源VCCに接
続されている。そして、トランジスタT4のベー
スは抵抗R6を介して端子Ｉに接続されている。
コントローラ電源VCCは初期作動回路３の抵抗R1
の一端および抵抗R3の一端にそれぞれ接続され
ている。抵抗R1は抵抗R2に直列に接続され、抵
抗R2の一端は接地され、その分圧点は電界効果
トランジスタFETのドレインに接続されている。
また、抵抗R3はコンデンサC1に直列に接続され、
その接続点はノツト素子NOTを介して抵抗R4に
接続されている。そして、抵抗R4の一端は電界
効果トランジスタFETのゲートに接続され、こ
のゲートは抵抗R5を介してトランジスタT1のベ
ースに接続されそのエミツタは接地されている。
され、そのコレクタはコントローラ電源VCCに接
続されている。そして、トランジスタT4のベー
スは抵抗R6を介して端子Ｉに接続されている。
コントローラ電源VCCは初期作動回路３の抵抗R1
の一端および抵抗R3の一端にそれぞれ接続され
ている。抵抗R1は抵抗R2に直列に接続され、抵
抗R2の一端は接地され、その分圧点は電界効果
トランジスタFETのドレインに接続されている。
また、抵抗R3はコンデンサC1に直列に接続され、
その接続点はノツト素子NOTを介して抵抗R4に
接続されている。そして、抵抗R4の一端は電界
効果トランジスタFETのゲートに接続され、こ
のゲートは抵抗R5を介してトランジスタT1のベ
ースに接続されそのエミツタは接地されている。
初期作動回路３の電界効果トランジスタFET
のソースはサンプルホールド回路４のオペアンプ
A2の非反転入力端に接続され、この非反転入力
端はコンデンサC2を介して接地されている。ま
た、オペアンプA2の出力端は反転入力端に接続
されている。
のソースはサンプルホールド回路４のオペアンプ
A2の非反転入力端に接続され、この非反転入力
端はコンデンサC2を介して接地されている。ま
た、オペアンプA2の出力端は反転入力端に接続
されている。
一方、発振器１は直列に接続された二個のノア
素子NORおよびその接続点に接続される抵抗
R7、一方のノア素子NORの出力端に接続される
抵抗R8、コンデンサC3により形成され、いわゆ
るRC発振器の一種である。この発振器１の抵抗
R8はＤ−Ａ変換器２の２進カウンタＫ２の入力
端に接続されている。この２進カウンタＫ２はた
とえば４ビツトのカウンタであり、このカウンタ
Ｋ２の出力端には抵抗r1………r8で構成されるラ
ダー抵抗が接続され、このラダー抵抗の出力端は
オペアンプA1の非反転入力端に接続されている。
そして、オペアンプA1の反転入力端はその出力
端に接続されている。オペアンプA1の出力端は
常開接点を有する自己復帰性のスイツチSWを介
してオペアンプA2の非反転入力端に接続されて
いる。
素子NORおよびその接続点に接続される抵抗
R7、一方のノア素子NORの出力端に接続される
抵抗R8、コンデンサC3により形成され、いわゆ
るRC発振器の一種である。この発振器１の抵抗
R8はＤ−Ａ変換器２の２進カウンタＫ２の入力
端に接続されている。この２進カウンタＫ２はた
とえば４ビツトのカウンタであり、このカウンタ
Ｋ２の出力端には抵抗r1………r8で構成されるラ
ダー抵抗が接続され、このラダー抵抗の出力端は
オペアンプA1の非反転入力端に接続されている。
そして、オペアンプA1の反転入力端はその出力
端に接続されている。オペアンプA1の出力端は
常開接点を有する自己復帰性のスイツチSWを介
してオペアンプA2の非反転入力端に接続されて
いる。
こうして、Ｄ−Ａ変換器２の出力は比較回路５
のオペアンプA3の反転入力端に接続され、その
非反転入力端には抵抗R10を介してサンプルホー
ルド回路４のオペアンプA2の出力端が接続され
ている。そして、オペアンプA3の出力端は、抵
抗R11を介してその非反転入力端に接続されてい
ると共に抵抗R12を介して間欠リレー作動回路７
におけるトランジスタT2のベースに接続されて
いる。
のオペアンプA3の反転入力端に接続され、その
非反転入力端には抵抗R10を介してサンプルホー
ルド回路４のオペアンプA2の出力端が接続され
ている。そして、オペアンプA3の出力端は、抵
抗R11を介してその非反転入力端に接続されてい
ると共に抵抗R12を介して間欠リレー作動回路７
におけるトランジスタT2のベースに接続されて
いる。
間欠リレー作動回路７のトランジスタT2のエ
ミツタは接地され、そのコレクタは抵抗R13を介
してコントローラ電源VCCに接続されている。な
お、トランジスタT2のベースは初期作動回路３
のトランジスタT1のコレクタと接続されている。
また、トランジスタT2のコレクタは抵抗R14を介
してトランジスタT3のベースに接続され、この
ベースは抵抗R15を介して接地されている。さら
に、トランジスタT3のエミツタは接地され、そ
のコレクタは間欠リレーの励磁コイルYCを介し
て電源VOに接続されている。また、トランジス
タT2のコレクタはリセツト回路６の抵抗R9の一
端に接続されている。この抵抗R9はコンデンサ
C4と共にリセツト回路６を構成し、抵抗R9およ
びコンデンサC4の接続点は２進カウンタＫ２の
リセツト端子に接続されている。
ミツタは接地され、そのコレクタは抵抗R13を介
してコントローラ電源VCCに接続されている。な
お、トランジスタT2のベースは初期作動回路３
のトランジスタT1のコレクタと接続されている。
また、トランジスタT2のコレクタは抵抗R14を介
してトランジスタT3のベースに接続され、この
ベースは抵抗R15を介して接地されている。さら
に、トランジスタT3のエミツタは接地され、そ
のコレクタは間欠リレーの励磁コイルYCを介し
て電源VOに接続されている。また、トランジス
タT2のコレクタはリセツト回路６の抵抗R9の一
端に接続されている。この抵抗R9はコンデンサ
C4と共にリセツト回路６を構成し、抵抗R9およ
びコンデンサC4の接続点は２進カウンタＫ２の
リセツト端子に接続されている。
次に、第２図に基づいて構成される実施例の作
動につき第３図のタイムチヤートを参照して説明
する。
動につき第３図のタイムチヤートを参照して説明
する。
まず、ワイパスイツチWSを間欠モードINTに
してコントローラ電源VCCをオンさせる（第３図
イ参照）。これにより、初期作動回路３が働きコ
ンデンサC1の充電が開始する。コンデンサC1の
充電の間ノツト素子NOTはハイレベルを出力し
ているから電界効果トランジスタFETおよびト
ランジスタT1はオンとなつている（第３図ニ参
照）。このため比較回路４のコンデンサC2が充電
されてオペアンプA2の出力レベルV1がホールド
される（第３図ト参照）。トランジスタT1のオン
によりトランジスタT2がオフとなつてトランジ
スタT3をオンさせ、間欠リレーの励磁コイルYC
が通電してリレー接点RSをオンさせる。トラン
ジスタT2のオフによりリセツト回路６が働いて
（第３図チ参照）２進カウンタＫ２をリセツトさ
せる。なお、リレー接点RSがオンすることによ
りモータMOがワイパの一回掃引に相当する分だ
け回転する。コンデンサC1の充電完了によりチ
エツク点ａの電位が一定となり、この電位により
ノツト素子NOTの出力は反転してチエツク点ｂ
はローレベルとなり（第３図ニ参照）、トランジ
スタT1はオフとなる。トランジスタT1のオフに
よりチエツク点ｃはハイレベルとなる（第３図ホ
参照）。これによりトランジスタT2はオンとなり
２進カウンタＫ２のリセツトは解除される。
してコントローラ電源VCCをオンさせる（第３図
イ参照）。これにより、初期作動回路３が働きコ
ンデンサC1の充電が開始する。コンデンサC1の
充電の間ノツト素子NOTはハイレベルを出力し
ているから電界効果トランジスタFETおよびト
ランジスタT1はオンとなつている（第３図ニ参
照）。このため比較回路４のコンデンサC2が充電
されてオペアンプA2の出力レベルV1がホールド
される（第３図ト参照）。トランジスタT1のオン
によりトランジスタT2がオフとなつてトランジ
スタT3をオンさせ、間欠リレーの励磁コイルYC
が通電してリレー接点RSをオンさせる。トラン
ジスタT2のオフによりリセツト回路６が働いて
（第３図チ参照）２進カウンタＫ２をリセツトさ
せる。なお、リレー接点RSがオンすることによ
りモータMOがワイパの一回掃引に相当する分だ
け回転する。コンデンサC1の充電完了によりチ
エツク点ａの電位が一定となり、この電位により
ノツト素子NOTの出力は反転してチエツク点ｂ
はローレベルとなり（第３図ニ参照）、トランジ
スタT1はオフとなる。トランジスタT1のオフに
よりチエツク点ｃはハイレベルとなる（第３図ホ
参照）。これによりトランジスタT2はオンとなり
２進カウンタＫ２のリセツトは解除される。
一方、ワイパスイツチWSのオンと共に発振器
１が働き所定周波数の矩形波パルスを発振させる
（第３図ロ参照）。このパルスを受けてリセツトが
解除された２進カウンタＫ２はカウントを開始す
る（第３図ヘ参照）。このカウンタＫ２は発振器
１の出力パルスと同期し、２進符号で0000から
1111までの16カウントを行なう。このカウント出
力によりラダー抵抗r1………r8でチエツク点ｄの
電位を１カウント毎に電源電圧の16分の１づつ階
段状に上昇させる。なお、ラダー抵抗r1………r8
の出力側に接続されるオペアンプA1はスイツチ
SWがオンされてコンデンサC2の充電が行なわれ
る場合にその出力側の電圧変動を防ぐ働きをす
る。
１が働き所定周波数の矩形波パルスを発振させる
（第３図ロ参照）。このパルスを受けてリセツトが
解除された２進カウンタＫ２はカウントを開始す
る（第３図ヘ参照）。このカウンタＫ２は発振器
１の出力パルスと同期し、２進符号で0000から
1111までの16カウントを行なう。このカウント出
力によりラダー抵抗r1………r8でチエツク点ｄの
電位を１カウント毎に電源電圧の16分の１づつ階
段状に上昇させる。なお、ラダー抵抗r1………r8
の出力側に接続されるオペアンプA1はスイツチ
SWがオンされてコンデンサC2の充電が行なわれ
る場合にその出力側の電圧変動を防ぐ働きをす
る。
こうして、チエツク点ｄの電位がチエツク点ｅ
のそれよりも大きくなるとオペアンプA3の出力
は反転し、チエツク点ｃはローレベルとなる。つ
まり、トランジスタT2はオフとなり、トランジ
スタT3はオンして間欠リレー接点RSが作動する
と共にカウンタＫ２はリセツトされる。以下、こ
の動作を繰り返し第３図に示すように最大周期
Taにてワイパは間欠駆動を行なうようになる。
のそれよりも大きくなるとオペアンプA3の出力
は反転し、チエツク点ｃはローレベルとなる。つ
まり、トランジスタT2はオフとなり、トランジ
スタT3はオンして間欠リレー接点RSが作動する
と共にカウンタＫ２はリセツトされる。以下、こ
の動作を繰り返し第３図に示すように最大周期
Taにてワイパは間欠駆動を行なうようになる。
次に、所望の時点たとえば気象条件によりワイ
パの間欠駆動の周期を変えたいと判断した時点t0
でスイツチSWをオンすると、この時点t0におけ
るチエツク点ｄの電位とオペアンプA2の非反転
入力端のレベルとが同一となる（第３図ヘ，ト参
照）。次いで時点t1でスイツチSWをオフするとチ
エツク点ｅの電位v2はそのときのチエツク点ｄの
電位と同一レベルにホールドされる。このホール
ドされた電位v2はチエツク点ｄの初期レベルすな
わち基準信号の最小レベルv0の時点t-から時点t2
に至るまでの時間間隔に比例している。つまり、
チエツク点ｅが電位v2にホールドされるとオペア
ンプA3の出力はチエツク点ｄのレベルが電位v2
を超える時点t2で反転するようになる。このオペ
アンプA3の出力反転により上述したようにトラ
ンジスタT2がオフとなりカウンタＫ２のリセツ
トおよび間欠リレーの励磁コイルYCへの通電が
行なわれる。以下この作動を繰り返し、周期Ｔに
てワイパの間欠駆動がなされる。なお、リセツト
回路６は抵抗R9およびコンデンサC4により決ま
る時定数を有すが、これはこの時定数により間欠
リレーを作動させる時間tpを定めるようにするた
めである。
パの間欠駆動の周期を変えたいと判断した時点t0
でスイツチSWをオンすると、この時点t0におけ
るチエツク点ｄの電位とオペアンプA2の非反転
入力端のレベルとが同一となる（第３図ヘ，ト参
照）。次いで時点t1でスイツチSWをオフするとチ
エツク点ｅの電位v2はそのときのチエツク点ｄの
電位と同一レベルにホールドされる。このホール
ドされた電位v2はチエツク点ｄの初期レベルすな
わち基準信号の最小レベルv0の時点t-から時点t2
に至るまでの時間間隔に比例している。つまり、
チエツク点ｅが電位v2にホールドされるとオペア
ンプA3の出力はチエツク点ｄのレベルが電位v2
を超える時点t2で反転するようになる。このオペ
アンプA3の出力反転により上述したようにトラ
ンジスタT2がオフとなりカウンタＫ２のリセツ
トおよび間欠リレーの励磁コイルYCへの通電が
行なわれる。以下この作動を繰り返し、周期Ｔに
てワイパの間欠駆動がなされる。なお、リセツト
回路６は抵抗R9およびコンデンサC4により決ま
る時定数を有すが、これはこの時定数により間欠
リレーを作動させる時間tpを定めるようにするた
めである。
具体的な操作について説明すると、まず、ワイ
パの間欠駆動の時間間隔を短縮したい場合には、
上述したように所望の時点でスイツチSWを瞬間
的にON／OFFすればよい。
パの間欠駆動の時間間隔を短縮したい場合には、
上述したように所望の時点でスイツチSWを瞬間
的にON／OFFすればよい。
逆に一度短縮した時間間隔を延長したい場合に
は、スイツチSWをON状態のまま保持し、前回
のワイパ作動からの時間が最大時間Ta以下とな
るような所望の時点でOFFさせる。スイツチSW
をON状態としている間は、チエツク点ｅの電圧
がチエツク点ｄの電圧と共に上昇するためチエツ
ク点ｃはハイレベルを保ち、トランジスタT2が
ON、トランジスタT3がOFFとなるのでリレー接
点RSは作動しない。なお、スイツチSWをOFF
とした後の作動は短縮の場合と同様である。
は、スイツチSWをON状態のまま保持し、前回
のワイパ作動からの時間が最大時間Ta以下とな
るような所望の時点でOFFさせる。スイツチSW
をON状態としている間は、チエツク点ｅの電圧
がチエツク点ｄの電圧と共に上昇するためチエツ
ク点ｃはハイレベルを保ち、トランジスタT2が
ON、トランジスタT3がOFFとなるのでリレー接
点RSは作動しない。なお、スイツチSWをOFF
とした後の作動は短縮の場合と同様である。
このように、ワイパの間欠駆動の周期はスイツ
チSWをオン・オフさせることによりワイパを一
回掃引させた後最大周期Taの範囲内で任意に設
定される。
チSWをオン・オフさせることによりワイパを一
回掃引させた後最大周期Taの範囲内で任意に設
定される。
以上説明したように、この発明に係るワイパ間
欠駆動制御装置によれば、ワイパの間欠時間を試
行錯誤的に決めるのではなく、窓ガラスの雨滴の
付着状況を見て払拭したくなる所望の間欠時間に
正確に設定することができる。
欠駆動制御装置によれば、ワイパの間欠時間を試
行錯誤的に決めるのではなく、窓ガラスの雨滴の
付着状況を見て払拭したくなる所望の間欠時間に
正確に設定することができる。
また、ワイパ間欠駆動の開始時には間欠時間は
自動的に最大に設定される。そして、これを短縮
したい場合には所望の時点で間欠時間設定スイツ
チを瞬間的にON／OFFすればよく、一旦短縮し
た時間を再び延長したい場合には間欠時間設定ス
イツチをON状態のまま保持して所望の時点で
OFFさせればよいため、それぞれの設定を間欠
時間設定スイツチの一回の操作のみで行うことが
でき、操作性に優れたものとなつている。
自動的に最大に設定される。そして、これを短縮
したい場合には所望の時点で間欠時間設定スイツ
チを瞬間的にON／OFFすればよく、一旦短縮し
た時間を再び延長したい場合には間欠時間設定ス
イツチをON状態のまま保持して所望の時点で
OFFさせればよいため、それぞれの設定を間欠
時間設定スイツチの一回の操作のみで行うことが
でき、操作性に優れたものとなつている。
第１図はこの発明の一実施例を示すブロツク
図、第２図は、第１図のブロツク図に基づいて構
成されたさらに詳細な実施例を示す電気回路図、
第３図は第２図の動作を説明するタイムチヤート
である。 ２…Ｄ−Ａ変換器（変換回路）、４…サンプル
ホールド回路、５…比較回路、７…間欠リレー作
動回路（ワイパ駆動回路）。
図、第２図は、第１図のブロツク図に基づいて構
成されたさらに詳細な実施例を示す電気回路図、
第３図は第２図の動作を説明するタイムチヤート
である。 ２…Ｄ−Ａ変換器（変換回路）、４…サンプル
ホールド回路、５…比較回路、７…間欠リレー作
動回路（ワイパ駆動回路）。
Claims (1)
- 【特許請求の範囲】 １ ワイパ間欠駆動の際に、間欠時間を設定する
ための基準信号を時間の経過に伴つて最小間欠時
間相当レベルから最大間欠時間相当レベルへ向け
て漸次変化させつつ出力する変換回路と、 操作者の手動操作によつてON／OFFされる間
欠時間設定スイツチと、 該間欠時間設定スイツチがONとされている間
前記基準信号を取り出し、該間欠時間設定スイツ
チがONからOFFとされた時点での前記基準信号
のレベルを記憶するサンプルホールド回路と、 ワイパ間欠駆動の開始時に、前記サンプルホー
ルド回路に前記最大間欠時間相当レベルを記憶さ
せる初期動作回路と、 前記変換回路から出力される基準信号の信号レ
ベルと前記サンプルホールド回路から出力される
信号レベルとを逐次比較し、前記基準信号の変化
によつて両信号のレベルが反転した時点で反転信
号を出力する比較回路と、 前記反転信号が出力された際に前記基準信号を
初期レベルにリセツトするリセツト回路と、 前記反転信号が出力された際にワイパを作動さ
せるワイパ駆動回路とを備えたことを特徴とする
ワイパ間欠駆動制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178959A JPS5881842A (ja) | 1981-11-10 | 1981-11-10 | ワイパ間欠駆動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178959A JPS5881842A (ja) | 1981-11-10 | 1981-11-10 | ワイパ間欠駆動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5881842A JPS5881842A (ja) | 1983-05-17 |
| JPS6345987B2 true JPS6345987B2 (ja) | 1988-09-13 |
Family
ID=16057647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56178959A Granted JPS5881842A (ja) | 1981-11-10 | 1981-11-10 | ワイパ間欠駆動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5881842A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2671926B2 (ja) * | 1988-04-18 | 1997-11-05 | 株式会社ミツバ | 間欠式ワイパ制御装置 |
| JPH0225351U (ja) * | 1988-08-09 | 1990-02-20 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55152642A (en) * | 1979-05-11 | 1980-11-28 | Mitsubishi Electric Corp | Wiper controller |
| JPS5643052A (en) * | 1979-09-19 | 1981-04-21 | Nippon Denso Co Ltd | Wiper intermittent control method and equipment |
-
1981
- 1981-11-10 JP JP56178959A patent/JPS5881842A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55152642A (en) * | 1979-05-11 | 1980-11-28 | Mitsubishi Electric Corp | Wiper controller |
| JPS5643052A (en) * | 1979-09-19 | 1981-04-21 | Nippon Denso Co Ltd | Wiper intermittent control method and equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5881842A (ja) | 1983-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6345987B2 (ja) | ||
| US4015180A (en) | Speed regulating devices for rotary machines or the like | |
| JPS6220058B2 (ja) | ||
| US4086538A (en) | Gated pulse generator | |
| US4419611A (en) | Wiper intermittent motion control device | |
| JPS6248636B2 (ja) | ||
| US4242618A (en) | Speed controller for rotary machine | |
| JPH0226762Y2 (ja) | ||
| JPS6323945B2 (ja) | ||
| JPS641801Y2 (ja) | ||
| US5512807A (en) | Electronic control device for a direct current electric motor having two supply terminals for a drive system operating in back-and-forth mode, and the application of such a device to a vehicle screen wiping system | |
| JPH0742890Y2 (ja) | ワイパー駆動装置 | |
| JP3192226B2 (ja) | パルス幅／電圧変換回路 | |
| GB1464958A (en) | Receiver channel selecting apparatus and a driving circuit therefor | |
| KR960010391B1 (ko) | 마이크로컴퓨터를 이용한 와이퍼 구동장치 | |
| JPS6144914Y2 (ja) | ||
| JPH0145161Y2 (ja) | ||
| JPS5827563Y2 (ja) | Ｉｃ制御回路 | |
| JPH0218711Y2 (ja) | ||
| JP3065580B2 (ja) | 直流モータ駆動回路 | |
| JPH0315411Y2 (ja) | ||
| JP2546310Y2 (ja) | ファンモータの可変速回路 | |
| JPS5924309Y2 (ja) | ミシンの制御装置 | |
| SU1120422A1 (ru) | Цифровое реле частоты | |
| JPS6121317Y2 (ja) |