JPS6344997Y2 - - Google Patents
Info
- Publication number
- JPS6344997Y2 JPS6344997Y2 JP4778982U JP4778982U JPS6344997Y2 JP S6344997 Y2 JPS6344997 Y2 JP S6344997Y2 JP 4778982 U JP4778982 U JP 4778982U JP 4778982 U JP4778982 U JP 4778982U JP S6344997 Y2 JPS6344997 Y2 JP S6344997Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- semiconductor pellet
- pellet
- glossy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 45
- 239000008188 pellet Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置に関し、特に半導体ペレツ
トの位置検出を容易にした半導体装置に関する。
トの位置検出を容易にした半導体装置に関する。
第１図に樹脂モールド型半導体装置の一例を示
す。図において、１は半導体ペレツト２を固定し
た放熱板を兼ねた基板で、取付用の穴１ａを穿設
している。３は複数（図示例では３本）一組のリ
ードで、平行配列され、中央のリード３ａの一端
を基板１に固定し、両側のリード３ｂ，３ｃの一
端をそれぞれ半導体ペレツト２に近接配置してい
る。４，４は半導体ペレツト２の電極とリード３
ｂ，３ｃの一端とをそれぞれ接続した金属細線、
５は半導体ペレツト２を含む主要部分を被覆した
樹脂モールド部を示す。
す。図において、１は半導体ペレツト２を固定し
た放熱板を兼ねた基板で、取付用の穴１ａを穿設
している。３は複数（図示例では３本）一組のリ
ードで、平行配列され、中央のリード３ａの一端
を基板１に固定し、両側のリード３ｂ，３ｃの一
端をそれぞれ半導体ペレツト２に近接配置してい
る。４，４は半導体ペレツト２の電極とリード３
ｂ，３ｃの一端とをそれぞれ接続した金属細線、
５は半導体ペレツト２を含む主要部分を被覆した
樹脂モールド部を示す。
この半導体装置は、金属シートをプレス加工し
て、複数組のリードをタイバで連結一体化したリ
ードフレームに、複数組の基板をタイバで連結一
体化した基板連を一体化したものを用い、基板１
上に半導体ペレツト２をマウントするマウント工
程、半導体ペレツト２の電極とリード３ｂ，３ｃ
とをそれぞれ金属細線４，４にて接続するワイヤ
ボンデイング工程、半導体ペレツト２を含む主要
部分を樹脂材で被覆する樹脂モールド工程、基板
１及びリードフレームのタイバを切断除去し個々
の半導体装置に分離する切断工程、電気的特性や
外観等を検査する検査工程等を経て製造される。
て、複数組のリードをタイバで連結一体化したリ
ードフレームに、複数組の基板をタイバで連結一
体化した基板連を一体化したものを用い、基板１
上に半導体ペレツト２をマウントするマウント工
程、半導体ペレツト２の電極とリード３ｂ，３ｃ
とをそれぞれ金属細線４，４にて接続するワイヤ
ボンデイング工程、半導体ペレツト２を含む主要
部分を樹脂材で被覆する樹脂モールド工程、基板
１及びリードフレームのタイバを切断除去し個々
の半導体装置に分離する切断工程、電気的特性や
外観等を検査する検査工程等を経て製造される。
ところで、マウント工程では加熱状態のリード
フレーム上に半田片を供給し、位置決めされた基
板１上の溶融半田上に位置決め状態の半導体ペレ
ツト２を供給して固定しているが、リードフレー
ムの移動時に半導体ペレツト２が動いて位置ずれ
することがあつた。
フレーム上に半田片を供給し、位置決めされた基
板１上の溶融半田上に位置決め状態の半導体ペレ
ツト２を供給して固定しているが、リードフレー
ムの移動時に半導体ペレツト２が動いて位置ずれ
することがあつた。
そのため続くワイヤボンデイング工程では、半
導体ペレツト２の電極位置を検出して、金属細線
４を接続する必要があり、一般に電極の検出用の
パターンを形成して、このパターンを検出するこ
とにより半導体ペレツト２のXY方向のずれや回
転を検出していた。
導体ペレツト２の電極位置を検出して、金属細線
４を接続する必要があり、一般に電極の検出用の
パターンを形成して、このパターンを検出するこ
とにより半導体ペレツト２のXY方向のずれや回
転を検出していた。
第２図及び第３図は位置検出用のパターンを形
成した半導体ペレツト、例えばサイリスタ用半導
体ペレツトを示すもので、６はＮ型半導体層の両
面にＰ型半導体層を形成し、表面６ａのＰ型半導
体層の一部にＮ型半導体層を形成した半導体基
板、７は半導体基板６の表面６ａの周縁部及び表
面６ａに露呈したPN接合部を被覆した酸化被
膜、８，９は基板表面６ａに露呈したＰ型半導体
層とＮ型半導体層に接続したカソード電極及びゲ
ート電極、１０は基板裏面６ｂに接続したアノー
ド電極を示す。そして基板側面６ｃに露呈した
PN接合部を傾斜させてガラス１１でPN接合部
を被覆している。１２はカソード電極８の所定位
置に窓開けして形成した位置検出用の孔で図示例
ではコーナ部に３ヶ所設けてパターンを形成して
いる。
成した半導体ペレツト、例えばサイリスタ用半導
体ペレツトを示すもので、６はＮ型半導体層の両
面にＰ型半導体層を形成し、表面６ａのＰ型半導
体層の一部にＮ型半導体層を形成した半導体基
板、７は半導体基板６の表面６ａの周縁部及び表
面６ａに露呈したPN接合部を被覆した酸化被
膜、８，９は基板表面６ａに露呈したＰ型半導体
層とＮ型半導体層に接続したカソード電極及びゲ
ート電極、１０は基板裏面６ｂに接続したアノー
ド電極を示す。そして基板側面６ｃに露呈した
PN接合部を傾斜させてガラス１１でPN接合部
を被覆している。１２はカソード電極８の所定位
置に窓開けして形成した位置検出用の孔で図示例
ではコーナ部に３ヶ所設けてパターンを形成して
いる。
このパターン検出は、電極８表面に光を当て
て、電極８表面と孔１２部分の光反射率の差を検
出することにより行われる。
て、電極８表面と孔１２部分の光反射率の差を検
出することにより行われる。
ところで電極８は主電流が流れるため、その有
効面積は広くする必要がある。
効面積は広くする必要がある。
しかしながら孔１２を形成することにより電極
８の有効面積が狭くなるばかりでなく、電極８と
接続したＰ型半導体層内での電流分布が不均一と
なり、電気的特性が不安定となるという問題を生
じることがあつた。
８の有効面積が狭くなるばかりでなく、電極８と
接続したＰ型半導体層内での電流分布が不均一と
なり、電気的特性が不安定となるという問題を生
じることがあつた。
また孔１２の径を小さくすると、パターン検出
が困難となつたり、電極８表面のわずかな傷でも
誤認識して位置検出できないという問題があつ
た。
が困難となつたり、電極８表面のわずかな傷でも
誤認識して位置検出できないという問題があつ
た。
本考案は上記問題点に鑑み提案されたもので、
電極の有効面積を減少させることなく半導体ペレ
ツトのパターン検出を容易にした半導体装置を提
供する。
電極の有効面積を減少させることなく半導体ペレ
ツトのパターン検出を容易にした半導体装置を提
供する。
以下、本考案を第１図半導体装置に適用して第
４図乃至第６図から説明する。
４図乃至第６図から説明する。
図において第１図乃至第３図と同一符号は同一
物を示し説明を省略する。本考案の特徴は半導体
ペレツト１３にあり、電極８の表面を非光沢処理
し、非光沢処理した電極表面の所定位置に局部的
に光沢面１４を形成したことを特徴とする。
物を示し説明を省略する。本考案の特徴は半導体
ペレツト１３にあり、電極８の表面を非光沢処理
し、非光沢処理した電極表面の所定位置に局部的
に光沢面１４を形成したことを特徴とする。
電極８表面の非光沢処理としては、電極８をア
ルミニウム蒸着する際に、蒸着の条件、即ち真空
度や加熱温度等を適当に設定することにより、乳
白色の電極表面を得ることができ、またサイドブ
ラスト等の機械的加工によつても可能である。
ルミニウム蒸着する際に、蒸着の条件、即ち真空
度や加熱温度等を適当に設定することにより、乳
白色の電極表面を得ることができ、またサイドブ
ラスト等の機械的加工によつても可能である。
また光沢面１４は先端に所定の径の平坦面ある
いは球面を有するロツドを回転させながら電極８
表面の所定位置に押し付けることにより、電極８
の表面を平滑にして光沢を出すことができる。
いは球面を有するロツドを回転させながら電極８
表面の所定位置に押し付けることにより、電極８
の表面を平滑にして光沢を出すことができる。
この半導体ペレツト１３を基板１に半田等を介
して固定し、ワイヤボンデイング工程で、半導体
ペレツト１３の電極８及び９とリード３ｂ，３ｃ
とをそれぞれ金属細線４，４にて接続する前に、
電極８表面の光沢面１４と非光沢面の反射率の差
を検出して半導体ペレツト１３の位置検出し正確
なボンデイングを行うことができる。
して固定し、ワイヤボンデイング工程で、半導体
ペレツト１３の電極８及び９とリード３ｂ，３ｃ
とをそれぞれ金属細線４，４にて接続する前に、
電極８表面の光沢面１４と非光沢面の反射率の差
を検出して半導体ペレツト１３の位置検出し正確
なボンデイングを行うことができる。
本考案によれば、光沢面１４の面積を広くでき
るため、認識率が向上し、電極８表面にわずかな
傷があつても誤認識する虞れが少くなり確実に位
置検出ができる。
るため、認識率が向上し、電極８表面にわずかな
傷があつても誤認識する虞れが少くなり確実に位
置検出ができる。
また光沢面１４の面積を広げても、電極８の有
効面積は一定であるためペレツト１３内の電流分
布が均一となり電気特性が安定する。
効面積は一定であるためペレツト１３内の電流分
布が均一となり電気特性が安定する。
尚、本考案は上記実施例にのみ限定されること
なく、例えば樹脂モールド型半導体装置だけでな
く、カン封止型半導体装置や混成集積回路装置等
にも適用できる。またサイリスタだけでなくトラ
ンジスタや集積回路半導体装置にも適用できる。
なく、例えば樹脂モールド型半導体装置だけでな
く、カン封止型半導体装置や混成集積回路装置等
にも適用できる。またサイリスタだけでなくトラ
ンジスタや集積回路半導体装置にも適用できる。
第１図は半導体装置の一例を示す部分透視平面
図、第２図は従来の半導体ペレツトの一例を示す
平面図、第３図は第２図Ａ−Ａ面図、第４図は本
考案の一実施例を示す部分透視平面図、第５図は
第４図半導体装置に用いられた半導体ペレツトの
一例を示す平面図、第６図は第５図Ｂ−Ｂ面図を
示す。 １……基板、３，３ｂ，３ｃ……リード、４，
４……金属細線、８……電極、１３……半導体ペ
レツト、１４……光沢面。
図、第２図は従来の半導体ペレツトの一例を示す
平面図、第３図は第２図Ａ−Ａ面図、第４図は本
考案の一実施例を示す部分透視平面図、第５図は
第４図半導体装置に用いられた半導体ペレツトの
一例を示す平面図、第６図は第５図Ｂ−Ｂ面図を
示す。 １……基板、３，３ｂ，３ｃ……リード、４，
４……金属細線、８……電極、１３……半導体ペ
レツト、１４……光沢面。
Claims (1)
- 非光沢性電極表面の所定位置に局部的光沢面を
形成した半導体ペレツトを基板上に固定し、半導
体ペレツトの電極と半導体ペレツトに近接配置し
たリードとを電気的に接続したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4778982U JPS58150838U (ja) | 1982-03-31 | 1982-03-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4778982U JPS58150838U (ja) | 1982-03-31 | 1982-03-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58150838U JPS58150838U (ja) | 1983-10-08 |
| JPS6344997Y2 true JPS6344997Y2 (ja) | 1988-11-22 |
Family
ID=30058738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4778982U Granted JPS58150838U (ja) | 1982-03-31 | 1982-03-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58150838U (ja) |
-
1982
- 1982-03-31 JP JP4778982U patent/JPS58150838U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58150838U (ja) | 1983-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43443E1 (en) | Leadframe semiconductor integrated circuit device using the same, and method of and process for fabricating the two | |
| US6445060B1 (en) | Coated semiconductor die/leadframe assembly and method for coating the assembly | |
| US20050205973A1 (en) | Board-on-chip packages | |
| JPS6418246A (en) | Lead frame for semiconductor device | |
| US10707154B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6474532B2 (en) | Apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies | |
| JPS6344997Y2 (ja) | ||
| JPS62169457A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS6164132A (ja) | 半導体装置 | |
| JP4829468B2 (ja) | 半導体装置 | |
| KR100190923B1 (ko) | 내부리드의 안정화를 위한 히트블록 | |
| JPS58182854A (ja) | レジン封止型半導体装置およびその製造方法 | |
| JPH05166949A (ja) | 樹脂封止半導体装置のパッケージのマーキング方法 | |
| JPS60178636A (ja) | 半導体装置 | |
| JPS5816555A (ja) | リ−ドフレ−ム | |
| JPH0421105Y2 (ja) | ||
| JPS6228780Y2 (ja) | ||
| JPS6394640A (ja) | 半導体素子の製造方法 | |
| JPH08186217A (ja) | 半導体装置 | |
| JPS60133736A (ja) | 半導体装置 | |
| JPH0310670Y2 (ja) | ||
| KR200198274Y1 (ko) | 반도체장치의범프 | |
| JPS6225906Y2 (ja) | ||
| JPS58140A (ja) | ハイブリツドｉｃ | |
| JPS5749258A (en) | Semiconductor device |