JPS6342514A - 半導体集積化ｃｒ発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積化ＣＲ発振回路に関する。

〔従来の技術〕

一般にＣＲ発振回路は電卓およびロジック回路の基本信
号発生用として使われ、デユーティ−比が一定の波形が
要求されることが多い。従来のＣＲ発振回路の一例を第
３図に示す。第３図における発振回路は端子１５の電圧
がインバータ１０のスレッショールド電圧（Ｖ＋ｎ）に
なるたびに反転を縁り返し発振を持続している。コンデ
ンサ１３の片側がインバータ１０のスレッショールド電
圧になるたびに反転することにより、コンデンサ１３は
電源電圧のレベルに瞬間的に充電される。

また、放電は抵抗１４により行われ、発振出力信号が出
力インバータ１２を介して出力端子１６から出力される
。なお、図中インバータ１１は必ずしも必要とし５ない
論理反転素子である。

（発明が解決しようとする問題点〕 上述した従来のＣＲ発振回路においては、電源電圧の変
化、温度変化または半導体製造時によるトランジスタの
特性変化が起こり、ＣＲ発振回路に使われるインバータ
１０のスレッショールド電圧が変化することにより発振
のデユーティ−比が変化する問題がある。

〔問題点を解決するための手段〕

本発明の半導体集積化ＣＲ発振回路は、２つの抵抗体に
よる分圧電圧をコンパレータの入力信号の基準電圧とし
たことを特徴とする。

１′実施例〕 次に本発明の実施例について図面を参照して説明する。

第１図および第２図を参照すると、本発明の一実施例の
ＣＲ発振回路において、コンパレータ３の入力インピー
ダンスは非常に高いため電源電圧ＶＤＤにより抵抗体ｌ
を通して流れ込む電流１１はほとんど流れない２又、電
源電圧ＶＤＤにより抵抗体１，２を通ってローレベルの
地気へ流れる電流を１２とすると、端子１９の電圧はＶ
ＤＤ−（抵抗体１の抵抗値Ｘｌ２）となる。又、抵抗体
１．２の抵抗値を同じ値にすることにより端子１９の電
圧は、ＶＤＤ−（抵抗体１の抵抗値×１２）≠ＶＤＤ／
２となる。Ｖ　Ｄ　Ｄ　、／　２の電圧をコンパレータ
３の基準電圧として入力することにより、コンパレータ
３のスレッショールド電圧をＶＤＤ７／２とすることが
できる。コンパレータ３のスレッショールド電圧をＶ　
Ｄ　Ｄ　、／　２に設定すると、コンパレータ入力信号
は第２図中の符号７の様になり、波形の真中（Ｖ　Ｄ　
Ｄ　、／　２　）より上をハイレベルおよび下をローレ
ベルとコンパレータ３は判定する。この様なコンパレー
タ３の動作により従来のようにインバータ（第３図中の
１０）を使用するよりデユーティ−比５０％の波形を安
定に発振することが出来る。なお、第１図において、コ
ンデンサ５および抵抗体６は発振周期を決定する素子で
ある。また、インバータ４は第２図中に符号８により示
すコンパレータ３の出力信号を同図中に符号９により示
す発振出力信号に論理反転する９以上の説明においては
、デユーティ−比５０％の発振出力を得る場合について
説明し、たが、第１図の抵抗体１，２の抵抗値を変える
ことにより抵抗値の比率が変わり、端子１９の電圧を変
化させることができるため、コンパレータ３のスレッシ
ョールド電圧を変えられる。これにより、デユーティ−
比の可変が可能となる９なお、この発振回路に使用され
る抵抗体は拡散層およびポリシリ等により構成すること
ができる。

〔発明の効果〕

以上説明したように本発明によれば、２−）の抵抗体と
コンパレータとにより、発振時のデユーティ−比の変化
を少なくすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のＣＲ発振回路を示す構成図
、第２図は同実施例の信号波形を示す図、第３図は従来
の一例を示す構成図である。 １．２．６・・・抵抗体、３・・・コンパレータ５４・
・・インバータ、５・・・コンデンサ、７・・・コンパ
レータ入力信号、８・・・コンパレータ出力信号、９・
・・発振出力信号。

Claims (1)

【特許請求の範囲】
1. ２つの抵抗体による分圧電圧をコンパレータの入力信号
   に対する基準電圧としたことを特徴とする半導体集積化
   ＣＲ発振回路。