JPS6342213B2

JPS6342213B2 -

Info

Publication number: JPS6342213B2
Application number: JP55103254A
Authority: JP
Inventors: Chiaki Oguchi; Michiaki Takagi; Tatsuji Asakawa; Toshuki Misawa
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1980-07-28
Filing date: 1980-07-28
Publication date: 1988-08-22
Also published as: JPS5728227A

Description

【発明の詳細な説明】

本発明は温度検出機能を有する半導体集積回路
（以下、ICと略記する）に関し、また時計用回路
と同一チツプ内、あるいは別な半導体基板に設け
た温度検出器、即わち温度検出回路により高精度
の時間標準源である発振器の温度補償等を実現す
ることができる半導体集積回路に関する。時計が電子化されるに伴い、様々な付加機能が
実用化されている。その代表的な例としては、ス
トツプウオツチ、カウンター、アラーム、タイマ
ー等であり、日常生活に利用され効果を発揮して
いる。現在ではさらに効果ある付加機能が待たれ
ている。本発明の目的は、新付加機能として温度計付電
子時計を提供しようとするものである。また、従来電子時計、特に腕時計においては発
振器として32768Hzの共振周波数をもつ屈曲モー
ドの音叉型水晶振動子による発振回路が広く用い
られている。この音叉型水晶振動子は小型化が可
能で時計用に適する反面、温度特性が良好でな
い。経時変化が大きいなどの欠点を有する。この
点を改善する方法として、従来、水晶振動子と類
似した温度特性をもつチタバリコンデンサを用い
ることや、温度特性補正用の水晶振動子を用いる
ことが行なわれている。しかし、これらの方法に
よると、調整に手数がかかりすぎること、水晶や
チタバリコンデンサに厳しい仕様が要求されるこ
と、水晶やチタバリコンデンサをICの外から外
付けしなくてはならないこと等により生産性が悪
く、コスト高であつた。また、部品数が多く、部
品の大きさも大きいため、時計の小型化を妨げ、
デザインを悪くする要因ともなつていた。本発明の他の目的は、この様な欠点を除去すべ
く、IC内の半導体素子そのものを温度検出素子
とし温度補償を実現することにある。第１図は本発明による電子時計の基本的な回路
構成のブロツク図の一例である。同図で１，２，
３，４はそれぞれ発振器、分周器、４の駆動装
置、表示装置を表わし、５，６，７，８，９はそ
れぞれCPU、温度検出及び変換器、記憶装置Ａ、
演算装置、記憶装置Ｂを表わす。また、１０，１
１，１２，１３，１４はコントロール・バスを、
１５，１６，１７，１８，１９はデータ・バスを
示している。第１図の５，６，７，８，９の働き
は次のようなものである。温度計として動作させ
る場合、周囲の温度は６で検出されデイジタル信
号に変換される。そのデータは演算装置８を介し
てCPU５に送られデコードされて、駆動装置３
を介して表示装置４に表示される。５は３，６，
７，８，９の動作をコントロールする。温度補償
時、周囲の温度は、同じく６で検出されデイジタ
ル信号に変換される。７は初期の段階で外部から
内容を書き込むことが可能な記憶装置（プログラ
マブル・ROM（以下PROMと略記する。））であ
り、これにより、例えば水晶振動子の温度特性を
表わす放物線の頂点に相当する温度において分周
器２への温度補正がゼロになるように初期設定が
行なわれる。９は水晶振動子の温度特性に関する
情報を記憶している。９は、要求されている精度
に応じて、マスクROMを用いるか、PROMを用
いるかが決められる。８では、６および９からの
情報を用いて補正の度合い（例えば、印加すべき
補正パルスの数）が計算される。５は６，７，
８，９の間で行なわれる情報のやりとりをコント
ロールすると同時に８から送られてくる情報に従
つて分周器２の分周比を調整する。次に第１図の６及び７の部分に相当し、本発明
の温度検出部の一例である第２図について詳しく
説明する。２５は時間標準源である発振器であ
り、32.768Hzの水晶発振回路である。２６は15段
のバイナリイカウンタ、インターフエイス回路４
３よりなる分周器であり、ここでは１Hzまで分周
する例を示している。２８は表示装置２９の駆動
装置であり、表示装置２９がアナログ（針式）方
式であればモータ及びモータ駆動回路であり、１
秒運針、10秒運針等の運針周期も決めている。ま
た表示装置２９が液晶等のデイジタル方式であれ
ば、時、分、秒の分周及びデコーダ、液晶駆動回
路を有している。同図で２０はバイナリイカウン
タ、２１はデコーダ、２７は第３図に示す構造の
PROM群、２２〜２４は第４図に示す構造の差
動増幅器、３０〜３７はMOSトランジスタ、３
８〜４１は抵抗、R₀〜R₂₂は基準抵抗、４４〜４
７はNAND回路、T₀〜T₂₇は第５図に示す構造
のトランスミツシヨン・ゲート、T₃₀は第６図に
示す構造のトランスミツシヨン・ゲート、Ｃ１〜
Ｃ７は第７図に示す構造のセルである。更に、同
図で３８，３９，R₀〜R₂₂はそれぞれ温度係数が
等しく、４０と４１とは温度係数が異なつていな
くてはならない。この温度係数の差を大きくとる
方法として、抵抗４０を外付けのサーミスタ等に
より構成する方法もある。セルＣ１〜Ｃ７におい
て、第７図に示すMOSトランジスタ４８のコン
ダクタンス係数（以下、ηと略記する。η≡μ・
Ｗ／Ｌ・Cox、ただし、μ：移動度、Ｗ：チヤネル幅、Ｌ：チヤネル長、Cox：ゲート部分の単位面
積当りの容量）はセルごとに異なり、その比はＣ
１，Ｃ２，Ｃ３………Ｃ７で、例えば、１：２：
４：………2⁶のように等比数列をなすように定め
る。ここではセルＣが７個の場合で説明したが、
必要に応じて何個でも良く、Ｃ１，Ｃ２，Ｃ３，
………CM（Ｍは自然数）の場合は１：２：４：
………：2^M-1のように設定する。ηの値はチヤン
ネル幅に比例し、チヤンネル長に反比例するの
で、上述の比はMOSトランジスタのサイズによ
つて定めることができる。Ｃ１〜Ｃ７のセルで温度センサーである抵抗４
１の抵抗値の製造バラツキを調整する時は、まず
水晶振動子の温度特性を表わす放物線の頂点付近
に相当する。ある周囲温度（普通は常温、24℃）
のときにリセツト端子であるパツド４９にパルス
状のハイ信号を加え、バイナリイカウンタ５０〜
５６をリセツトする。したがつて、パツド４９は
リセツト端子と共用できる。パツド４２にハイ信
号を加え、S3信号をハイにする。通常パツド４
２に信号の入らない状態では、MOSトランジス
タ３４によりマイナス側に引つ張られＳ３はロー
である。第３図に示す如くＳ３がハイになるとＳ
５（バイナリイカウンタ５０〜５６の出力）の信
号がＳ６（セルＣ１〜Ｃ７の入力）と導通する。
次にパツド５７にハイ信号を加え、トランスミツ
シヨン・ゲートＴ３０をONし、Ｔ１８，Ｔ０も
ONにする。第８図に、その構成例の一実施例を
示すインターフエイス回路４３のトラスミツシヨ
ン・ゲート５８（第６図と同じ構成による。）を
OFFし、カウンタ５０〜５６と前段のウカンタ
群とを電気的に切り離す。パツド５９に適当な
CL信号を入れ、掃引し、差動増幅器２４の出力
がハイからローに変わる所で外部に持つカウンタ
５０〜５６と同様のバイナリイカウンタをストツ
プする。この外部カウンタのデータにより
PROM群２７の対応するヒユーズ６０をパツド
６１とプラス間の電圧により切断し、設定を完了
する。設定後はパツド５７を浮かせておくことに
より、MOSトランジスタ３６により信号Ｓ９は
ローに引つ張られトランスミツシヨン・ゲートＴ
３０はOFFし、インターフエイス回路４３のト
ランスミツシヨン・ゲート５８はONし、通常の
時計状態になる。この状態ではカウンタ５０〜５
６は通常の分周器として動作する。ここではカウンタ間の接続にインターフエイス
回路４３を用いたが、トランスミツシヨン・ゲー
トＴ３０および、インバータ６２のインピーダン
スが十分に低い場合は、インターフエイス回路な
しでカウンタ同志を直結しても良い。温度検出をしない時、第３図においてＳ７は通
路ローであり、MOSトランジスタ６３がONし
て信号Ｓ８をハイに固定している。温度検衆時に
はがローでＳ７がハイとなり、MOSトランジ
スタ６４がONする。この時、ヒユーズ６０が導
通していればＳ８はMOSトランジスタ６４の
ON抵抗が抵抗６５に比べ大きい為、ハイにな
る。ヒユーズ６０が切断されている場合はローに
なる。この時、３がハイのためＳ８とＳ６が導
通する。このＳ６の信号により第７図のトランス
ミツシヨン・ゲート６６のON、OFFがなされ
る。温度検出時、抵抗４１，４０の温度係数をそれ
ぞれα（１／℃）、β（１／℃）とすると、周囲温
度ｔ℃のときの節点67の電位V67は V₆₇＝Ｋ・１＋αt／１＋βt ここでα≪１であるので V67＝Ｋ・｛１＋（α−β）ｔ｝… となる。ただし、Ｋは温度に依存しない定数。一方、節点68の電位をV68とすると、V68はト
ランスミツシヨン・ゲートＴ０〜Ｔ２７のどの組
み合わせがONしているかで定まる。 R0〜R14の各々の抵抗値は式より与えられ
る１℃の温度差に相当する抵抗値に分割されてお
り、R16〜R22は式より与えられる16℃の温度
差に相当する抵抗値に分割されている。初期状態ではトランスミツシヨン・ゲートＴ１
６〜Ｔ２７のうちＴ２１とＴ２２が第９図に示す
S20信号によつてONしている。この時Ｔ０は72
℃、Ｔ８は64、Ｔ１５は57℃に相当する電位であ
る。第９図はカウンガ２０とデコーダ２１の構成
例を示す図であり、６９〜７５はそれぞれ１段目
〜７段目のバイナリイカウンタである。７６〜８
３はNAND回路である。Ｔ０〜Ｔ１５のスイツ
チングはカウンタ２０の掃引により順次行なわれ
る。Ｔ０〜Ｔ１５を１度掃引し、差動増幅器２４
の出力がハイである時はNAND７８のS21信号に
よつてトランスミツシヨン・ゲートＴ２０，Ｔ２
３がONし、Ｔ２１，Ｔ２２はOFFする。これに
よつて比較すべき基準抵抗Ｒ０〜Ｒ１４は56℃〜
40℃に相当する電圧に切り替えられる。Ｔ２２か
らＴ２３に切り替えるのは、基準抵抗Ｒ０〜Ｒ２
２に流れる電流が一定になる様にこの電流を制御
する差動増幅器２２の入力が一定である様にする
ためである。この状態でＴ０〜Ｔ１５を掃引し、
差動増幅器２４の出力がハイの時は同様の事を繰
り返し、ローになるまで行う。表１にONするト
ランスミツシヨン・ゲートとＴ０〜Ｔ１５に接続
する節点に相当する温度との関係を示す。

【表】カウンタ掃引の過程において、差動増幅器２４
の出力信号がハイからローに反転した時点でのカ
ウンタ２０の値がその時の温度を表わす信号とな
る。この信号を一時保持して取り出すために、第
２図に示す４４，４５により構成されるＲ−Ｓフ
リツプ・フロツプおよびNAND回路４６を付加
する。この測定回路では＋71℃〜−23℃の測定がで
き、72℃（カウンタの値が0000000の時）また−
24℃（カウンタの値が0000011………０が下位、
１が上位ビツト）の時はそれぞれオーバーの表示
または72、−24℃の表示がされる。第２図に示す信号CL，はそれぞれ第１０図
に示すもので、クロツク信号、温度検出を行う周
期を定める信号、または外部操作部材によつて温
度検出を行なう時の信号を表わす。また第１０図
のＳ２は第２図のＲ−Ｓフリツプ・フロツプ４
４，４５のセツト信号を表わす。このとき、差動
増幅器２４の出力信号はＲ−Ｓフリツプ・フロツ
プのリセツト信号として働く。第１１図におい
て、CLは第２図のCLと同一のクロツク信号を、
CL１，CL２はそれぞれカウンタ２０の１段目６
９、２段目７０のカウンタからの出力信号を表わ
す。いま、Ｔの時点で差動増幅器２４の出力信号
がハイからローに反転したとすると、Ｓ２信号に
よつてセツトされるまでの間カウンタ２０の内容
は第１１図ａ，ｂのように保持される。このよう
にして得られた温度信号は第１図の演算装置８へ
送られる。第１２図は本発明による温度検出部の他の一実
施例を示す図であり、第２図と同じ回路部分の説
明は省く。８４は３１と同じ特性のMOSトランジスタ、
Ｒ３１，Ｒ３２の合成抵抗はＲ０〜Ｒ１４，Ｒ２
３〜Ｒ２７の合成抵抗と等しく、温度係数も等し
い。Ｒ３１，Ｒ３２の抵抗は基準抵抗Ｒ０／Ｒ１
４，Ｒ２３＋ｘに流れる電流が定電流になる様制
御している。８５はCPU、８６はバイナリイカ
ウンタ、８７はデコーダであり、Ｔ３１〜Ｔ３８
のトランスミツシヨン・ゲートはCPU８５によ
つて制御される。Ｃ１〜Ｃ７のセルで温度センサー抵抗４１の調
整をする時は、第２図の場合と同様の周囲温度で
Ｔ３５、Ｔ９をONし、第２図と同様に行なう。
節点88の電位をV88とすると、V88はトランスミ
ツシヨン・ゲートＴ０〜Ｔ１５，Ｔ３１〜Ｔ３８
のどの組み合わせがONしているかで定まる。第
２図と同様、Ｒ０〜Ｒ１４の各々の抵抗値は１℃
の温度差に相当する抵抗値に分割されており、Ｒ
２４〜Ｒ３０は式より与えられる10℃に相当す
る抵抗値に分割されている。初期状態ではCPU
８５によりＴ３５がONしている。この時Ｔ０は
33℃、Ｔ８は25℃、Ｔ１５は18℃に相当する電位
である。Ｔ０〜Ｔ１５のスイツチングはカウンタ
８６の掃引により順次行なわれる。Ｔ０〜Ｔ１５
を掃引しても差動増幅器２４の出力がハイの時は
CPU８５にカウンタ８６のデータ及び差動増幅
器２４の出力が入つているため、トランスミツシ
ヨン・ゲートＴ３４をONし、Ｔ３５はOFFす
る。これによつて比較すべき基準抵抗Ｒ０〜Ｒ１
４は23℃〜８℃に相当する電位に切り替えられ
る。この状態でＴ０〜Ｔ１５を掃引し差動増幅器
２４の出力がハイの時は同様の事を繰り返しロー
になるまで行う。表２にONするトランスミツシ
ヨン・ゲートとＴ０〜Ｔ１５と接続する節点に相
当する温度信号との関係を示す。また第１３図に
CPUを制御するフローチヤートの一例を示す。

【表】初期状態においてＴ０で差動増幅器２４の出力
がローになる時は33℃以上という判断を行ない、
Ｔ３６をONし、Ｔ３５をOFFし、Ｒ−Ｓフリツ
プ・フロツプをセツトして同様の動作を繰り返
す。Ｔ３８がONしてＴ０でローの時はオーバー
または63℃の表示がされる。Ｔ３１がONしてＴ
１５でハイの時は同様に、オーバー、または−22
℃の表示を行なう。Ｔ０〜Ｔ１５及びＴ３１〜Ｔ
３８のどのトランスミツシヨン・ゲートがONし
ているかで温度は決まる。本発明の中でＲ０〜Ｒ１４が１℃に相当する例
で説明したが、この抵抗を細分化すればより細か
な温度検出が可能であり、またＲ１６〜Ｒ２２、
Ｒ２４〜Ｒ３０の抵抗数の増減により測定範囲の
拡大、縮少が行なえる。以上の説明より明らかなように、本発明におけ
る温度検出回路は、パツド４２から調整を指示す
る信号Ｓ３を入力している点、パツド４２からの
S3信号がハイのときは調整用の分周器５０〜５
６の出力Ｓ５を選択し、Ｓ３信号がローのときは
PROMの出力Ｓ８を選択する切換手段（第３図）
を有している点、基準抵抗R₀〜R₁₄と直列に抵抗
R₁₅またはR₂₃〜R₃₀を接続して各分割点と電源と
の間にトランスミツシヨン・ゲートを備えた点に
特徴を有している。従つて、パツド４２からのＳ
３信号に応じてMOSトランジスタ４８の導通を
制御する信号を選択可能とするため、初期調整後
もMOSトランジスタ４８の制御を分周器５０〜
５６の出力により行うことができる。更に、基準
抵抗が検出可能とする温度範囲をシフトできるた
め、広範囲の温度を高精度に検出することができ
る。この様にIC内に温度検出機能を持たせること
により、コンパクトな温度計ができ、腕時計にも
温度計機能を付加することができる。また温度検
出データを発振器の温度補償にも用いることによ
り時計の小型化が実現できる。ICの素子数が増
えるためコスト的には現在同等であるが、ICの
微細化が現在急速に進んでおり、本発明がコスト
的にも有利になるのは時間の問題である。また記
憶装置及び演算装置を用いて緩急を行うため高精
度の温度補正を達成することができる。更に、記
憶装置、演算装置がCMOSで構成されるうえに、
センサーとなる抵抗には、温度検出時だけカウン
タの掃引により短期間パルス電流が流れるにすぎ
ないため、低い消費電流で温度補正を行うことが
できる。本発明の応用としては、電子時計内への
温度計の組み込み、歩度調整のみならず、液晶表
示体に対する温度補正など広範囲の応用が考えら
れる。

【図面の簡単な説明】

第１図は、本発明による温度計、温度補償機能
を備えた電子時計のブロツク図である。第２図
は、本発明による温度検出部の一実施例を示す回
路図である。第３図は、第２図に用いられている
PROMの構成例を示す回路図である。第４図は、
第２図に用いられている差動増幅器の構成例を示
す回路図である。第５図は、第２図中のＴ０〜Ｔ
１５等のトランスミツシヨン・ゲートの構成例を
示す回路図である。第６図は、第２図中のトラン
スミツシヨン・ゲートＴ３０の構成例を示す回路
図である。第７図は、第２図中のＣ１〜Ｃ７のセ
ルの構成例を示す回路図である。第８図は、イン
ターフエイス回路４３の構成例を示す回路図であ
る。第９図は、カウンタ２０、デコーダ２１の構
成例を示す回路図である。第１０図は、第２図中
のCL，，Ｓ２の波形を示す図である。第１１
図は、第２図において差動増幅器２４の出力信号
によりカウンタ１８の値が保持される様子を表わ
した図である。第１２図は、本発明による温度検
出部の他の一実施例を示す回路図である。第１３
図は、CPU８５を制御するフローチヤートの一
例を示す図である。１……発振器、２……分周器、３……駆動装
置、４……表示装置、５……CPU、６……温度
検出及び変換器、７……記憶装置Ａ、８……演算
装置、９……記憶装置Ｂ、２２，２３，２４……
差動増幅器、３８，３９，４０，４１……抵抗、
２０，８６……カウンタ、２１，８７……デコー
ダ、４４，４５，４６……NAND回路、３１，
８４……MOSトランジスタ。

Claims

【特許請求の範囲】

１温度を検出して温度信号に変換する温度検出
回路を備える半導体集積回路において、前記温度
検出回路は、安定な電圧がゲート電極に供給され
る第１のMOSトランジスタ３２及び第１の抵抗
４０とを電源間に直列接続してなる第１の直列回
路と、ゲート電極が前記第１のMOSトランジス
タのゲート電極に接続される第２のMOSトラン
ジスタ３３及び温度係数が前記第１の抵抗とは異
なる第２の抵抗４１とを前記電源間に直列接続し
てなる第２の直列回路と、第３の抵抗R₀〜R₁₄と
第４の抵抗R₁₅〜R₂₀，R₂₃〜R₃₀とを前記電源間
に直列接続してなる基準抵抗と、第１のクロツク
信号を計数した計数値によつて前記第３の抵抗の
分割点を選択すると共に該計数値を前記温度信号
として出力する第１の計数手段２０，８６と、第
１入力端子を前記第３の抵抗の分割点に接続する
と共に第２入力端子を前記第２の抵抗に接続して
なり両端子の電位の一致検出をして前記第１の計
数手段の出力する前記温度信号を決定づける比較
手段２４と、前記第２のMOSトランジスタと前
記第２の抵抗の接続点と前記電源との間に接続さ
れる複数の調整用MOSトランジスタ４８と、第
２のクロツク信号を計数する調整用の第２の計数
手段５０〜５６と、調整時に該第２の計数手段の
各段の値を各々記憶する複数の記憶回路２７と、
パツドからの調整の指示信号Ｓ３に応答して前記
第２の計数手段の各段の出力を選択すると共に該
指示信号の無い時には前記記憶回路の出力を選択
して出力する切換手段と、該切換手段の選択出力
に応じて前記複数の調整用MOSトランジスタの
ゲート電極を前記第１のMOSトランジスタのゲ
ート電極に選択的に接続する複数のゲート回路６
６とを具備し、更に前記第４の抵抗は分割抵抗よ
りなると共に各分割点と前記電源との間に複数の
スイツチ素子T₁₆〜T₂₁PT₃₁〜T₃₈を有し、該スイ
ツチ素子の導通を選択することにより前記第３の
抵抗の検出可能とする温度範囲を可変とすること
を特徴とする半導体集積回路。