JPS6341907A - I/o装置のアクセス方式 - Google Patents

I/o装置のアクセス方式

Info

Publication number
JPS6341907A
JPS6341907A JP61185238A JP18523886A JPS6341907A JP S6341907 A JPS6341907 A JP S6341907A JP 61185238 A JP61185238 A JP 61185238A JP 18523886 A JP18523886 A JP 18523886A JP S6341907 A JPS6341907 A JP S6341907A
Authority
JP
Japan
Prior art keywords
address
serial data
data
motor
motor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61185238A
Other languages
English (en)
Inventor
Jiro Tanuma
田沼 二郎
Naoji Akutsu
阿久津 直司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61185238A priority Critical patent/JPS6341907A/ja
Priority to US07/079,453 priority patent/US4825133A/en
Priority to EP87306928A priority patent/EP0256769B1/en
Priority to KR1019870008591A priority patent/KR920001677B1/ko
Priority to DE8787306928T priority patent/DE3769397D1/de
Priority to CN87106108A priority patent/CN1010159B/zh
Publication of JPS6341907A publication Critical patent/JPS6341907A/ja
Priority to US07/288,974 priority patent/US4918365A/en
Pending legal-status Critical Current

Links

Landscapes

  • Rotational Drive Of Disk (AREA)
  • Control By Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明はモータ、プランジャマグネット、ヘッド等の電
気−機械変換用アクチュエータを含む1ノ0装置のアク
セス方式に関するもので、特に制御部と機構部を一体化
したモータ装置等を含むディスク装置、印字装置等のア
クセスに使用される。
(従来の技術〕 電気的、磁気的等の方式によりエネルギーの変換を行う
電気−機械変換部としてのアクチュエータの代表的なも
のとして、モータ、プランジャマグネット、ヘッドなど
が必る。そしてこのようなアクチュエータを含むI/O
装置は、近年装置の小型・軽量化を図るため装置との融
合化が求められ、制御部と機構部との一体化が進んでい
る。
第2図はモータ1と、その駆動信号を出力するドライバ
部2と、ドライバ部2への制御信号を出力する制御部3
を含んだモータ装置/Oの一例を示したブロック図であ
る。制御部3は指令を与えるメインコントローラ6との
間でデータを送受信するインタフェースコントロール部
5と、受信データを受けてドライバ2に対する制御信号
を発生するモータコントロール部4より成っており、イ
ンタフェースコントロール部5とメインコントローラ6
の間にはそのモータ装置専用のハードライン7が接続さ
れている。。
次に上記従来例の作用を説明する。
第2図のモータ装置はメインコントローラ6から指令を
受け、動作を開始する。すなわら、インタフェースコン
1〜ロール部5がメインコントローラ6から指令信号を
受けるとこれを解読し、結果をモータコントロール部4
に伝達する。モータコントロール部4はモータ1の状態
に応じた適当なコントロール信号をドライバ2に与え、
これによってモータ1が駆動される。
ここで専用のハードライン7として、モータ装置の制御
部の能力により、■単純な個別線方式、■バス方式、お
よび■シリアルライン方式の3方式が一般に使用されて
いる。
第9図は■に示す単純なの個別線方式の構成の一例を示
したもので、n個のモータ装置/Oにn群の個別線11
が接続される。
この単純な個別線方式は構成が最も簡単で、処理速度が
最も速い。しかしながら融通性に乏しく、配線本数も比
較的多く、かつモータ装置が複数個おる場合にはメイン
コントローラと各装置間に独立に個別線が必要となるの
で、システム全体の配線本数が非常に多くなる傾向にあ
る。
第/O図は■のバス方式の構成の一例を示す。
第/O図において、n個のモータ装置/Oには共通のデ
ータバスライン12と、共通のアドレスバスライン13
および共通のコントロールパスライン14が接続されて
いる。この場合、n個のモータ装置/O内には各アドレ
スを設定するための専用のハード回路が必要となる。
このバス方式は融通性がおり処理速度も比較的速い。し
かしながらライン本数が極めて多いため、配線にコスト
がかかる欠点がある。なお第/O図において、アドレス
を必らかじめメインコン1〜ローラ6内でデコードして
、各モータ装置/Oにセレクト線として出すことも考え
られるが、アドレス線としてのラインが装置の数だけ必
要となり、線(ライン)の数はかえって多くなる。
第11図は■のシリアルライン方式の構成の一例を示し
たもので、各装置が1本のシリアルデータパスライン1
5に共通接続されている。しかしこの方式によれば、配
線本数が少なくてすむという利点がある。この場合には
、モータ装@/Oにはシリアルデータを受信する回路と
、各アドレスを設定するための専用ハード回路が必要で
おる。
〔発明が解決しようとする問題点〕
しかしながら上述したいずれの方式においても、少ない
配線本数とハードウェア上のアドレス設定不要という特
性を有するI / O装置のアクセス方式は得られない
。すなわち、シリアルデータバスのように少ない配線本
数が価格的、溝道的に要求される一方で、装置側におけ
るアドレス設定を不要にするために個々のアクチュエー
タに対し、各々専用アドレス線を設けることはアクチュ
エータの共通性を損い、コスト性・生産性を悪化させる
ため好ましくない。
そこで本発明は、以上述ぺたハードラインで接続された
I/O装置において、個々のI/O装置のアドレスを示
すハードアドレス設定回路を不要とし、かつハードライ
ンの配線本数を極力減少することができ、経済性に優れ
たI/O装置のアクセス方式を提供することを目的とす
る。
(問題点を解決するための手段〕 本発明に係るI/O装置のアクセス方式は、シリアル接
続されたI/O装置の制御部内に初期化時において共通
の所定値に設定されるアドレスレジスタを備え、また、
シリアルデータ中のアドレスが所定値に一致する時にア
ドレスレジスタにそのI/O装置固有のアドレス値を格
納すると共に、入力されたシリアルデータをそのまま出
力するバイパス回路を形成するようにして、以降はシリ
アルデータに基づいた処理を行うインタフェースコント
ロール部を備えることを特徴としている。
(作用) 本発明によれば、初期化時においては全部のI/O装置
の制御部内に設けられているアドレスレジスタが共通の
所定値になるので、シリアルデータ中のアドレスが所定
値に一致する時のみその■/O装置固有のアドレスが各
アドレスレジスタに順次設定されいく。このようにして
初期化が終了した後は、シリアルデータ中の各装置ごと
のアドレスに基づいて各装置で処理が行なわれる。また
、アドレス設定と同時に受信データをそのまま出力する
バイパス回路が形成されるように動く。
〔実施例〕
以下、第1図、第3図ないし第8図を参照して本発明の
いくつかの実施例を説明する。
第3図は本発明の第1の実施例の全体構成を示す回路図
でおる。モータ装置(1)〜(n>の間にはシリアルデ
ータライン16が直列につながれている。すなわちシリ
アルデータライン16は、メインコントローラ6の出力
がモータ装置(1)の受信回路に与えられ、モータ装置
(1)の送信回路の出力がモータ装置(2)の受信回路
に与えられ、以下同様にモータ装置(k−1)の送信回
路の出力がモータ装置(k)の受信回路に与えられるよ
うに、順次接続されている(但し、kはに≦2≦nの整
数)。
第1図は本発明の主要部をなす制御部の構成を示すブロ
ック図でおる。制御部20はインタフェースコントロー
ル部30と、従来装置と同じ構成のモータコントロール
部4より成っている。インタフェースコントロール部3
0は入力バッファ31を介してシリアルライン16に接
続された処理回路32を備えると共に、アドレスを格納
するアドレスレジスタ33と、入力バッフ731からの
データと処理回路32の出力とを切換える切換回路34
と、この切換回路34で選択された出力をシリアルライ
ン16に出力するための出力バッフ735とを備えてい
る。
次に上記実施例の作用を説明する。
第1図および第3図に示す第1の実施例における全体的
な処理の概要は、第4図(a)のフローチャートに示す
ようになっている。
まず、第3図のシステムにおいて電源が投入されると、
システム全体がパワーオンリセットされ(ステップ/O
1)、各装置は初期化される。次に、メインコントロー
ラ6からの信号により各モータ装置(1)〜(n>のア
ドレス設定がなされる(ステップ/O2)。この初期化
は、後述するようにモータ装置(1)からモータ装置(
n>まで順次行なわれ、アドレス設定が全て完了する(
ステップ/O3)とコマンド実行がなされる(ステップ
/O4)。
すなわち、ステップ/O2で設定された各モータ装置(
1)〜(n)の固有のアドレスにもとづいて、メインコ
ントローラ6により所望のものがアクセスされる。
第1図に示す各制御部内のインタフェースコントロール
部における処理は、第4図(b)のフロ−チャートに示
すような手順で行われる。まず、システムのパワーオン
時に内部信号によるリセツ1〜か行なわれ、もしくはリ
セット信号入力によるクリアが行われる。これにより制
御部内の全てのレジスタおよびカウンタは初期化され、
また、アドレスレジスタがイニシャルクリアされて同じ
値(例えば“O″)になる(ステップ201)。
次にアドレスセットモードに入り、メインコントローラ
6はまず接続順序の一番近いモータ装置すなわち第1の
モータ装置(1〉に対し、アドレスをセットする命令を
出す。ここで受信シリアルデータは第5図に示すように
構成されるが、シリアルデータ40のアドレス部41の
アドレスエリアには、リセットクリアした時のアドレス
レジスタ値“011がセラ1〜しており、データ部42
の命令エリア43にはアドレス設定命令がセットしてあ
り、データエリア44にはこれから設定しようとしてい
る第1のモータ装置(1)に固有のアドレス1直(例え
ば“1″)がセットしである。
第1のモータ装置(1〉がこのようなシリアルデータを
受信する(ステップ202)と、シリアルデータのアド
レス部41の値がアドレスレジスタ33の値“′O″と
一致しているか否か判定される(ステップ203)。そ
して一致している時(この場合は共に“Otoなので一
致する)は、このシリアルデータはこの第1のモータ装
置(1)への命令であることを認識する。この時、デー
タ部の命令エリア43の値からアドレス設定命令である
ことがわかるので、データエリア44の値“1″をアド
レスレジスタ33ヘララチし、第1のモータ装置(1)
へのアドレス設定が完了する(ステップ204)。
これにより、シリアルデータは第1のモータ装置(1)
への命令でおると判定されたので、処理はここで停止さ
れ、第1のモータ装置(1)のシリアル送出部から第2
のモータ装置(2〉に対しシリアルデータが出力される
ことはない。
さらに処理回路32はアドレス設定が完了すると同時に
シリアルデータパスラインの切換えを行う(ステップ2
05)。すなわち、パワーオンリセット(ステップ20
1)の直侵は切換回路34はA側となっており、従って
シリアルライン16から入力バッファ31を介して入力
されたシリアルデータは端子3inから処理回路32に
シリアルに入力され、命令の解読と処理が行なわれるよ
うになっている。また、リード命令等が必要な場合には
、処理回路32の出力端子3outからシリアルデータ
が出力されるようになっている。ところが、アドレス設
定が完了した時には処理回路32からのコントロール信
@36により切換回路34はB側に切換えられる(ステ
ップ205)。従って、入力バッフ731を通ったシリ
アルデータはB接点および出力バッフ735を経て次の
第2のモータ装置(2)に出力される。
次に、メインコントローラ6は第2番目の位置にある第
2のモータ装置(2)に対しアドレス設定命令を出す。
すなわち、アドレス部41には第1のモータ装置(1)
に設定したのと同じ値すなわち“O11をセットし、デ
ータ部42のデータエリア44には第2のモータ装置(
2)固有のアドレス1直(例えば“”2”)をセットす
る。メインコントローラ6から送出されたシリアルデー
タは、第1のモータ装@(1)に入力されるとB接点側
のバイパス回路を通ってそのまま第1のモータ装置(1
)のシリアル送出口路から出力され、第2のモータ装置
(2)に入力される(ステップ202)。なお、第1の
モータ装置(1)ではシリアルデータが入力端子3in
から一旦処理回路32に取り込まれ、アドレスレジスタ
33に格納されたアドレス値と比較されることになる(
ステップ203)が、アドレスレジスタ33にはすでに
“O′′ではない固有のアドレス値゛1″が設定されて
おり、従ってシリアルデータのアドレス部41の値とは
異なることがわかる。このため、このシリアルデータは
第1のモータ装置(1)に対するものではないと解釈さ
れ、何も処理を行うことなくそのまま出力される(ステ
ップ206)。
第2のモータ装置(2)においてはアドレスレジスタ値
33のがイニシャルクリアされた時のデータ“Ottの
ままとなっているので、このシリアルデータ40のアド
レス部41の値“Ol?に一致し、従ってこのシリアル
データ40は第2のモータ装置(2)のための命令であ
ることが認識される(ステップ203)。以下用1のモ
ータ装置(1)の場合と同様に、第2のモータ装置(2
)についてアドレスセットとシリアルデータバスの切換
えが行われる(ステップ204,205>。
以下同様にして、第nのモータ装置(n>まで各装置固
有のアドレスレジスタの設定とバイパスの切換えがなさ
れる(ステップ207)。
このようにしてアドレス設定が全て完了した後、メイン
コントローラ6は各モータ′tA@に対して各種のコマ
ンドを発し実行させる。この時のシリアルデータのフォ
ーマツ1〜は、第5図に示したアドレス設定時のものと
同じでおる。
まず、シリアルデータが受信される(ステップ207)
とアドレス部41の値が該モータ装置のアドレスレジス
タ33の内容と比較される(ステップ208)。そして
、このシリアルデータが本モータ装置へのコマンドであ
ることが認識されると、データ部42の命令エリア43
を解読してコマンドを実行し、モータの駆動処理に入る
(ステップ209)。例えば、アドレス部の値が“2”
′のシリアルデータが発せられると、アドレスレジスタ
33に“2″の値を格納しているモータ装置(2)がこ
れを認識しコマンドを実行する。
一方、ステップ208においてシリアルデータ40のア
ドレス部41の値が装置のアドレスレジスタ33の内容
と一致しない時は、このシリアルデータは他のモータ装
置のためのものであると判断され、そのまま放置される
このように本実施例のアクセス方式では、従来のシリア
ルラインを用いたアクセス方式とは異なり、モータ装置
内にハードアドレス設定回路は不要であり、従ってモー
タ装置内のハードウェアを全く共通にできるという特徴
を有する。また、シリアルデータはファンアウントが必
ず1でおるので、接続数が増加してもファンアラ1〜の
心配がない。
@6図は本発明の第2の実施例の全体構成を示す構成図
である。そしてこれが第1の実施例と異なる点は、最終
の第nのモータ装置(n)の送信端子をメインコントロ
ーラ6の受信端子に接続するようにしたことでおる。こ
の実施例では双方向の通信が可能となる。
次に作用を説明する。
第7図はこのような双方向通信を行う場合の動作を示す
フローチャートであって、第4図(b)にお【ブるステ
ップ207〜209に対応するものでおる。なお、シリ
アルデータ中の命令エリア43に格納されるコマンドの
1つとして、リード命令が可能でおるものとする。
まず、メインコントローラ6よりデータのリード要求が
来た時、モータ装置の命令実行の開始(ステップ301
)後、データ部の解読を行い(ステップ302)、リー
ド命令かモータ制御命令(ライト命令)かを判断する(
ステップ303)。
リード命令である時は、第8図に示す送信シリアルデー
タ50のデータ部52に目的とするり−ドデータ(例え
ば状態情報)を書き込み、アドレス部51には初期時に
セットされたメインコントローラ6のアドレスを書き込
んで(ステップ3Q4)、シリアルデータ送信を行う(
ステップ305)。この場合、第1図における切換回路
34はコントロール信号36によりA側に接続され、送
信終了後にB側へ戻る。
また、ステップ303において受信シリアルデータのコ
マンドがモータ制御命令でおる時はこれを実行しくステ
ップ306)、終了する。このようにして、あるモータ
装置より送出されたリードデータは中間の各モータ装置
を通過してメインコントローラ6に受信させることがで
きる。
以上説明した第2の実施例においては、アドレスレジス
タ33をリセットクリアした時の当該アドレスレジスタ
の値を“Ottとしたが、これを“1パとしても良く、
また任意の定数としても良い。
本発明は上記第1および第2の実施例に限られるもので
はなく、種々の変形が可能である。例えば、実施例では
I、/O装置として磁気ディスク装置のモータ装置を示
したが、各種のアクチュエータを会む他の装置であって
も良い。また、l/OH”21のアドレス設定は常に全
てのI/O装置について行なう必要はなく、その一部に
対してアドレス設定し、それらをアクセスすることもで
きる。
さらに、切換回路は適当な論理回路の組合せによるスイ
ッチ回路として、各種のものが使用されうる。
(発明の効果〕 以上、詳細に説明したように本発明によれば、コントロ
ーラに直列接続される複数のI/O装置をアクセスする
ために、I/O装置の制御部内に外部から設定できるア
ドレスレジスタを有し、かつイニシPルリセット時にこ
れをクリアして同じ値にした後、入力したシリアルデー
タにより各l/OB置のアドレス設定を行うようにして
いるので、1固々のモータ装置ごとにアドレスデータを
ハード的に設定する回路を持つ必要がない。このため、
インタフェースコントロール部の回路が共通になり、全
ての回路をICチップ内に納めることができ、従ってl
A造の容易化、コストダウン、信頼性向上を図ることが
できる。また、各種のI/O装置をアドレス長の許すか
ぎりのlff1t教だり1つのシリアルラインで接続す
ることができるので、装置全体の配線本数が減少し、経
済的、実装的効果が大きい。さらにアドレス設定は任意
に行えるため、メインコドンローラは全ての1/OR置
に対して双方向性の通信を容易に行うことが可能でおる
。また、各I/O装置においてシリアルバスの入力と出
力間をバイパスさせているため、データを送信送れを非
常に少なくでき、処理の高速化を図ることができる優れ
た利点がおる。
【図面の簡単な説明】
第1図は本発明における制御部の構成を示すブロック図
、第2図は従来のモータ制御系の構成を示すブロック図
、第3図は本発明の第1の実施例におけるシリアル接続
を示す接続図、第4図は本発明の第1の実施例の動作を
示すフローチャート、第5図は受信シリアルデータを示
す構成図、第6図は本発明の第2の実施例におけるシリ
アル接続を示す接続図、第7図は第6図における動作を
示すフローチャート、第8図は送信シリアルデータを示
す構成図、第9図ないし第11図は従来のハードライン
の接続の各間を示す接続図で必る。 1・・・モータ、2・・・ドライバ、3,30・・・制
御部、4・・・モータコン1〜ロール部、5・・・イン
タフェースコン1〜ロール部、6・・・メインコントロ
ーラ、7・・・ハードライン、/O・・・モータ装置(
1)〜(n>、15.”16.17・・・シリアルライ
ン、31・・・入力バッファ、32・・・処理回路、3
3・・・アドレスレジスタ、34・・・切換回路、35
・・・出力バッファ、40・・・シリアルデータ、41
・・・アドレス部、42・・・データ部、43・・・命
令エリア、44・・・ナータエリア、50・・・送信シ
リアルデータ、51・・・アドレス部、52・・・デー
タ部。 5,20 r−=   −−−二−−一□−−コ 第  1  図 7−−−ハードライン /O〜−−モータ装置 従来のモータ制御系のブロック図 第  2  図 第  3  図 第  4  図(a) 第  5  図 第  7  図 第  9  図 す 従来方式によるハードラインのM読図 第/O図 第11図

Claims (1)

  1. 【特許請求の範囲】 1、制御部と機構部を一体化した電気−機械変換用のア
    クチュエータを含む複数のI/O装置をメインコントロ
    ーラからの指令によりアクセスするI/O装置のアクセ
    ス方式において、 前記メインコントローラと複数のI/O装置はシリアル
    ラインにより直列接続され、 前記制御部は、 アドレスを設定するためのアドレスレジスタと、 初期化時に前記アドレスレジスタに対し所定値を設定し
    、受信されたシリアルデータのアドレス部のデータが前
    記所定値と一致する時は前記データ部に含まれる装置固
    有のアドレス値を前記アドレスレジスタに格納すると共
    に、入力されたシリアルデータを取り入れかつそのまま
    出力するようにバイパス回路を切換え、前記アドレス部
    のデータが前記所定値と一致しない時は受信したシリア
    ルデータをそのまま出力し、さらに入力された前記シリ
    アルデータのアドレスデータが前記アドレスレジスタに
    格納されたアドレスと一致する時に前記シリアルデータ
    に基づいた処理を行うインタフェースコントロール部と
    、 このインタフェースコントロール部より信号を受けて前
    記アクチュエータに対する駆動信号を出力するアクチュ
    エータコントロール部とを備えることを特徴とするI/
    O装置のアクセス方式。 2、複数のI/O装置のうち最後のものの制御部からメ
    インコントローラにシリアルデータを送るシリアルライ
    ンが設けられている特許請求の範囲第1項記載のI/O
    装置のアクセス方式。 3、所定値が“0”である特許請求の範囲第1項記載の
    I/O装置のアクセス方式。 4、所定値の設定がパワーオン時にハードウェアにより
    あるいはソフトウェアにより行われる特許請求の範囲第
    1項記載のI/O装置のアクセス方式。
JP61185238A 1986-08-05 1986-08-08 I/o装置のアクセス方式 Pending JPS6341907A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP61185238A JPS6341907A (ja) 1986-08-08 1986-08-08 I/o装置のアクセス方式
US07/079,453 US4825133A (en) 1986-08-05 1987-07-30 Electromechanical actuator control system
EP87306928A EP0256769B1 (en) 1986-08-05 1987-08-05 Electromechanical actuator
KR1019870008591A KR920001677B1 (ko) 1986-08-05 1987-08-05 전기기계식 액튜에이터 및 시스템
DE8787306928T DE3769397D1 (de) 1986-08-05 1987-08-05 Elektromechanisches stellglied.
CN87106108A CN1010159B (zh) 1986-08-05 1987-08-05 机电执行机构
US07/288,974 US4918365A (en) 1986-08-05 1988-12-23 Electromechanical actuator having control and drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61185238A JPS6341907A (ja) 1986-08-08 1986-08-08 I/o装置のアクセス方式

Publications (1)

Publication Number Publication Date
JPS6341907A true JPS6341907A (ja) 1988-02-23

Family

ID=16167305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61185238A Pending JPS6341907A (ja) 1986-08-05 1986-08-08 I/o装置のアクセス方式

Country Status (1)

Country Link
JP (1) JPS6341907A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5532103A (en) * 1978-08-28 1980-03-06 Hitachi Ltd Controlling device
JPS55138109A (en) * 1979-04-16 1980-10-28 Hitachi Ltd Input-output control system of sequence controller
JPS60128505A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd プログラマブルコントロ−ラ
JPS61160107A (ja) * 1985-01-07 1986-07-19 Toshiba Mach Co Ltd プログラマブルコントロ−ラのi/oカ−ド選択方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5532103A (en) * 1978-08-28 1980-03-06 Hitachi Ltd Controlling device
JPS55138109A (en) * 1979-04-16 1980-10-28 Hitachi Ltd Input-output control system of sequence controller
JPS60128505A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd プログラマブルコントロ−ラ
JPS61160107A (ja) * 1985-01-07 1986-07-19 Toshiba Mach Co Ltd プログラマブルコントロ−ラのi/oカ−ド選択方式

Similar Documents

Publication Publication Date Title
US7975080B2 (en) Methods and apparatus for providing bit-reversal and multicast functions utilizing DMA controller
JPH04363746A (ja) Dma機能を有するマイクロコンピュータシステム
JP2568070B2 (ja) 作動装置制御方式
US6718421B1 (en) Interconnect bus
JPS6341907A (ja) I/o装置のアクセス方式
JPH0997231A (ja) バス間の変換を有する情報処理システム
KR0156976B1 (ko) 메모리 제어 회로와 그 회로를 내장한 집적 회로 소자
JPH1185413A (ja) 記録装置
CN108268280B (zh) 半导体装置的处理器及其操作方法
KR0135895B1 (ko) 다수개의 아이 디 이 포트를 이용한 인터페이스 장치
US20040083344A1 (en) Method, apparatus, and system for improving memory access speed
JPH10214220A (ja) 集積回路
JPS6341906A (ja) アクチユエ−タのアクセス方式
EP0382342B1 (en) Computer system DMA transfer
JP3940843B2 (ja) シリアル通信システム及びシリアル通信用ローカル端末
JPH11167548A (ja) データ伝送システム
EP1639479B1 (en) Efficient memory controller
JPH05204830A (ja) 入出力制御装置
JP2002116883A (ja) ディスクアレイ制御装置
JPH05181793A (ja) Scsiバス制御方法
JP3505551B2 (ja) データ転送制御装置とデータ転送制御システム
JP2001014270A (ja) データ転送方法、データ転送装置及びその利用システム
JP3088341B2 (ja) バス上の高速データ転送方式
JPH11338818A (ja) データ転送方法及び装置
JPH0745154A (ja) 信号選択回路