JPS6341479B2 - - Google Patents
Info
- Publication number
- JPS6341479B2 JPS6341479B2 JP56030400A JP3040081A JPS6341479B2 JP S6341479 B2 JPS6341479 B2 JP S6341479B2 JP 56030400 A JP56030400 A JP 56030400A JP 3040081 A JP3040081 A JP 3040081A JP S6341479 B2 JPS6341479 B2 JP S6341479B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- reset
- memory
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C25/00—Arrangements for preventing or correcting errors; Monitoring arrangements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Details Of Television Systems (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロコンピユータを用いてテレ
ビジヨン受像機等を遠隔制御する装置に関する。
ビジヨン受像機等を遠隔制御する装置に関する。
近来、テレビジヨン受像機等において遠隔制御
をすることのできる機能数を多くするために、遠
隔制御信号の識別用や被制御回路への制御信号作
成用にマイクロコンピユータを用いたものが実用
化されてきている。
をすることのできる機能数を多くするために、遠
隔制御信号の識別用や被制御回路への制御信号作
成用にマイクロコンピユータを用いたものが実用
化されてきている。
その場合、その制御機能の１つとして被制御回
路への電源の供給をも切換えるようにした場合に
は、マイクロコンピユータや遠隔制御信号の受信
回路等には被制御回路への電源の供給切換のいか
んにかかわらず主電源スイツチが投入されている
かぎり常に電源を供給して動作状態にしておくよ
うになされている。ところが、かかる構成の場合
には、遠隔制御によつて被制御回路への電源の供
給を切換えた場合に大きいスイツチングノイズが
発生され、マイクロコンピユータに外乱を与えて
誤つた制御状態になつてしまうことがあるという
問題がある。
路への電源の供給をも切換えるようにした場合に
は、マイクロコンピユータや遠隔制御信号の受信
回路等には被制御回路への電源の供給切換のいか
んにかかわらず主電源スイツチが投入されている
かぎり常に電源を供給して動作状態にしておくよ
うになされている。ところが、かかる構成の場合
には、遠隔制御によつて被制御回路への電源の供
給を切換えた場合に大きいスイツチングノイズが
発生され、マイクロコンピユータに外乱を与えて
誤つた制御状態になつてしまうことがあるという
問題がある。
そこで、本発明は、かかるマイクロコンピユー
タを用いて遠隔制御により被制御回路への電源供
給を切換えるようにした場合にも誤制御状態にな
るおそれのない装置を提供することを目的とする
ものである。
タを用いて遠隔制御により被制御回路への電源供
給を切換えるようにした場合にも誤制御状態にな
るおそれのない装置を提供することを目的とする
ものである。
このため、本発明においては、主電源スイツチ
の投入時とともに、遠隔制御回路用の副電源スイ
ツチが投入されたときにもマイクロコンピユータ
等の信号処理回路をリセツトして所定状態にする
ようにしたことを特徴とする。
の投入時とともに、遠隔制御回路用の副電源スイ
ツチが投入されたときにもマイクロコンピユータ
等の信号処理回路をリセツトして所定状態にする
ようにしたことを特徴とする。
以下、本発明につき、その一実施例を示す図面
を参照して詳細に説明する。
を参照して詳細に説明する。
第１図はその全体のブロツク図を、第２図、第
３図はその一部のリセツト回路の回路図を、第４
図はその各部の波形図を、それぞれ示す。
３図はその一部のリセツト回路の回路図を、第４
図はその各部の波形図を、それぞれ示す。
第１図において、１は遠隔制御信号の発信器、
２はその遠隔制御信号の受信回路である。３はそ
の受信した遠隔制御信号を識別し、被制御回路で
あるテレビジヨン回路への電源供給を制御した
り、そのチヤンネル切換や音量調整等の制御をし
たりする信号処理回路で、主としてマイクロコン
ピユータ（マイクロプロセツサの場合を含む）に
より構成されている。４はその受信回路２と信号
処理回路３に動作用の電源を供給する第１の電源
回路で、テレビジヨン受像機の主電源スイツチ５
が投入されている間は常にその電源供給を継続す
る。
２はその遠隔制御信号の受信回路である。３はそ
の受信した遠隔制御信号を識別し、被制御回路で
あるテレビジヨン回路への電源供給を制御した
り、そのチヤンネル切換や音量調整等の制御をし
たりする信号処理回路で、主としてマイクロコン
ピユータ（マイクロプロセツサの場合を含む）に
より構成されている。４はその受信回路２と信号
処理回路３に動作用の電源を供給する第１の電源
回路で、テレビジヨン受像機の主電源スイツチ５
が投入されている間は常にその電源供給を継続す
る。
また、６は信号処理回路３用の各種指令信号や
データ信号を記憶しておくメモリ回路で、ROM
や書込読出可能な不揮発性メモリ等のメモリと、
その制御用の周辺回路とによつて構成されてい
る。７はメモリ回路６用の電源とそのリセツト信
号とを供給するメモリ用電源・リセツト回路、８
はそのメモリ回路６と被制御回路であるテレビジ
ヨン回路とに動作用の電源を供給する第２の電源
回路である。この第２の電源回路８は信号処理回
路３によつて制御される自己保持形のリレー９に
よつて切換えられる副電源スイツチ１０が投入さ
れているときに電源を供給するように動作する。
１１は本装置の特徴とする信号処理回路３のリセ
ツト回路であり、主電源スイツチ５が投入されて
第１の電源回路４から電源の供給が開始されたと
きと、副電源スイツチ１０が投入されて第２の電
源回路８から電源の供給が開始されたときとに、
ともに信号処理回路３のマイクロコンピユータ等
をリセツトして所定状態にするように制御し、第
２の電源回路８の投入時における誤動作を防止す
る。
データ信号を記憶しておくメモリ回路で、ROM
や書込読出可能な不揮発性メモリ等のメモリと、
その制御用の周辺回路とによつて構成されてい
る。７はメモリ回路６用の電源とそのリセツト信
号とを供給するメモリ用電源・リセツト回路、８
はそのメモリ回路６と被制御回路であるテレビジ
ヨン回路とに動作用の電源を供給する第２の電源
回路である。この第２の電源回路８は信号処理回
路３によつて制御される自己保持形のリレー９に
よつて切換えられる副電源スイツチ１０が投入さ
れているときに電源を供給するように動作する。
１１は本装置の特徴とする信号処理回路３のリセ
ツト回路であり、主電源スイツチ５が投入されて
第１の電源回路４から電源の供給が開始されたと
きと、副電源スイツチ１０が投入されて第２の電
源回路８から電源の供給が開始されたときとに、
ともに信号処理回路３のマイクロコンピユータ等
をリセツトして所定状態にするように制御し、第
２の電源回路８の投入時における誤動作を防止す
る。
次に、その詳細について説明する。まず、第２
図はメモリ用電源・リセツト回路７中のメモリリ
セツト信号作成部分を示し、第４図ａに示すよう
に、副電源スイツチ１０が投入されている状態で
主電源スイツチ５が投入される（t0）か、あるい
は主電源スイツチ５が投入されている状態で副電
源スイツチ１０が投入される（t6）がしたとき
に、第２の電源回路８から端子１２に加えられる
ａのような直流電源を用い、その電源電圧が一定
以上に立上つたときに定電圧ダイオード１３が導
通してコンデンサ１４に徐々に充電し、その充電
電圧が一定以上になつたときにトランジスタ１５
を導通させる（t3またはt7）ようにして、電源ａ
が充分に立上り安定した直後までｂのようなリセ
ツトパルスを端子１６に発生する。この電源ａと
リセツトパルスｂをメモリ回路６に加え、その動
作開始時に所定状態にリセツトする。この部分は
通常のメモリ用のリセツト手段と同様である。
図はメモリ用電源・リセツト回路７中のメモリリ
セツト信号作成部分を示し、第４図ａに示すよう
に、副電源スイツチ１０が投入されている状態で
主電源スイツチ５が投入される（t0）か、あるい
は主電源スイツチ５が投入されている状態で副電
源スイツチ１０が投入される（t6）がしたとき
に、第２の電源回路８から端子１２に加えられる
ａのような直流電源を用い、その電源電圧が一定
以上に立上つたときに定電圧ダイオード１３が導
通してコンデンサ１４に徐々に充電し、その充電
電圧が一定以上になつたときにトランジスタ１５
を導通させる（t3またはt7）ようにして、電源ａ
が充分に立上り安定した直後までｂのようなリセ
ツトパルスを端子１６に発生する。この電源ａと
リセツトパルスｂをメモリ回路６に加え、その動
作開始時に所定状態にリセツトする。この部分は
通常のメモリ用のリセツト手段と同様である。
一方、第３図は本装置の特徴とするリセツト回
路１１である。ここでは、まず、主電源スイツチ
５が投入された（t0）ときに第１の電源回路４か
ら端子１７に加えられる第４図Ｃのような電源を
用い、その電源電圧が一定以上に立上つたときに
定電圧ダイオード１８が導通してコンデンサ１９
が徐々に充電し、その充電電圧が一定以上になつ
たとき（t1）にトランジスタ２０を導通させトラ
ンジスタ２１を遮断させ、そのコレクタ出力をコ
ンデンサ２２を用いて積分して、主電源スイツチ
５が投入されて（t0）から電源ｃが充分に立上り
安定した直後（t2）までｄのようなリセツトパル
スを端子２３に発生する。このt0→t2の間の低レ
ベルのリセツトパルスを信号処理回路３に加えて
そのマイクロコンピユータ等を所定状態にリセツ
トする。
路１１である。ここでは、まず、主電源スイツチ
５が投入された（t0）ときに第１の電源回路４か
ら端子１７に加えられる第４図Ｃのような電源を
用い、その電源電圧が一定以上に立上つたときに
定電圧ダイオード１８が導通してコンデンサ１９
が徐々に充電し、その充電電圧が一定以上になつ
たとき（t1）にトランジスタ２０を導通させトラ
ンジスタ２１を遮断させ、そのコレクタ出力をコ
ンデンサ２２を用いて積分して、主電源スイツチ
５が投入されて（t0）から電源ｃが充分に立上り
安定した直後（t2）までｄのようなリセツトパル
スを端子２３に発生する。このt0→t2の間の低レ
ベルのリセツトパルスを信号処理回路３に加えて
そのマイクロコンピユータ等を所定状態にリセツ
トする。
さらに、上記のように第２の電源回路８が動作
を開始して（t0又はt6）第２図の回路からメモリ
回路６用のリセツトパルスｂが発生されたときに
は、このメモリ回路６用の電源ａとそのリセツト
パルスｂとを用い、端子２４に加えられたリセツ
トパルスｂをトランジスタ２５に加えて端子２６
に加えられたメモリ用電源ａをスイツチングする
ことにより、そのコレクタにメモリ回路リセツト
終了時（t3又はt7）以降に高レベルになるｅのよ
うな信号を得、これを抵抗２７とコンデンサ２８
とで微分してｆのような微分パルスを作成する。
そして、これをトランジスタ２１に加えることに
より、ｄのようにt3→t4の間およびt7→t8の間に
低レベルになるリセツトパルスを得、これを信号
処理回路３に加えてそのマイクロコンピユータ等
をリセツトする。
を開始して（t0又はt6）第２図の回路からメモリ
回路６用のリセツトパルスｂが発生されたときに
は、このメモリ回路６用の電源ａとそのリセツト
パルスｂとを用い、端子２４に加えられたリセツ
トパルスｂをトランジスタ２５に加えて端子２６
に加えられたメモリ用電源ａをスイツチングする
ことにより、そのコレクタにメモリ回路リセツト
終了時（t3又はt7）以降に高レベルになるｅのよ
うな信号を得、これを抵抗２７とコンデンサ２８
とで微分してｆのような微分パルスを作成する。
そして、これをトランジスタ２１に加えることに
より、ｄのようにt3→t4の間およびt7→t8の間に
低レベルになるリセツトパルスを得、これを信号
処理回路３に加えてそのマイクロコンピユータ等
をリセツトする。
このようにして、この回路では、副電源スイツ
チ１０が投入されたままの状態で主電源スイツチ
５が投入されたとき（t0）、および主電源スイツ
チ５が投入されたままの状態で遠隔制御により副
電源スイツチ１０が投入されたとき（t6）には、
いずれの場合でもその直後に信号処理回路３のマ
イクロコンピユータ等を所定状態にリセツトする
ようにしているので、それらのときに第２の電源
回路８の立上りによつてスイツチングノイズ等が
発生されてもそのために信号処理回路３が誤動作
をするおそれがなくなり、常に正しい制御状態が
得られる。
チ１０が投入されたままの状態で主電源スイツチ
５が投入されたとき（t0）、および主電源スイツ
チ５が投入されたままの状態で遠隔制御により副
電源スイツチ１０が投入されたとき（t6）には、
いずれの場合でもその直後に信号処理回路３のマ
イクロコンピユータ等を所定状態にリセツトする
ようにしているので、それらのときに第２の電源
回路８の立上りによつてスイツチングノイズ等が
発生されてもそのために信号処理回路３が誤動作
をするおそれがなくなり、常に正しい制御状態が
得られる。
そして、本実施例ではメモリ回路リセツト用の
回路７を用いて第２の電源回路８の動作開始を検
出するようにしたため、あらためて検出回路を設
ける必要がないものである。
回路７を用いて第２の電源回路８の動作開始を検
出するようにしたため、あらためて検出回路を設
ける必要がないものである。
以上のように本発明によれば、マイクロコンピ
ユータを用いた遠隔制御装置において、自己保持
形リレーによつて副電源スイツチが投入されたま
まの状態で主電源スイツチが投入されたとき、主
電源スイツチの投入をリセツト回路で直接検出し
てマイクロコンピユータを含む信号処理回路にリ
セツトをかけるとともに、メモリ用電源・リセツ
ト回路の出力リセツトパルスにて上記リセツト回
路を駆動してリセツトパルスを上記信号処理回路
に加えるようにすることにより、また主電源スイ
ツチが投入されたままの状態で遠隔制御により自
己保持形リレーを介して副電源スイツチが投入さ
れたときは上記メモリ用電源・リセツト回路のリ
セツトパルスにてやはりリセツト回路を駆動して
上記信号処理回路にリセツトをかけるようにする
ことにより、いずれの場合でもその直後に信号処
理回路のマイクロコンピユータを所定状態にリセ
ツトすることができ、第２の電源回路の立ち上が
りによつて信号処理回路が誤動作をするおそれが
なくなり、常に正しい制御状態が得られる。ま
た、第２の電源回路の動作開始の検出に当つては
メモリ回路の電源・リセツト用回路を用いている
ため、あらためて検出回路を設ける必要がないも
のであり、構成が簡素化され、安価に実施しうる
ものである。
ユータを用いた遠隔制御装置において、自己保持
形リレーによつて副電源スイツチが投入されたま
まの状態で主電源スイツチが投入されたとき、主
電源スイツチの投入をリセツト回路で直接検出し
てマイクロコンピユータを含む信号処理回路にリ
セツトをかけるとともに、メモリ用電源・リセツ
ト回路の出力リセツトパルスにて上記リセツト回
路を駆動してリセツトパルスを上記信号処理回路
に加えるようにすることにより、また主電源スイ
ツチが投入されたままの状態で遠隔制御により自
己保持形リレーを介して副電源スイツチが投入さ
れたときは上記メモリ用電源・リセツト回路のリ
セツトパルスにてやはりリセツト回路を駆動して
上記信号処理回路にリセツトをかけるようにする
ことにより、いずれの場合でもその直後に信号処
理回路のマイクロコンピユータを所定状態にリセ
ツトすることができ、第２の電源回路の立ち上が
りによつて信号処理回路が誤動作をするおそれが
なくなり、常に正しい制御状態が得られる。ま
た、第２の電源回路の動作開始の検出に当つては
メモリ回路の電源・リセツト用回路を用いている
ため、あらためて検出回路を設ける必要がないも
のであり、構成が簡素化され、安価に実施しうる
ものである。
第１図は本発明の一実施例における遠隔制御装
置のブロツク図，第２図，第３図はその要部の具
体回路，第４図はその各部の波形図である。 ２……受信回路、３……信号処理回路、４……
第１の電源回路、５……主電源スイツチ、６……
メモリ回路、７……メモリ用電源、リセツト回
路、８……第２の電源回路、９……リレー、１０
……副電源スイツチ、１１……リセツト回路。
置のブロツク図，第２図，第３図はその要部の具
体回路，第４図はその各部の波形図である。 ２……受信回路、３……信号処理回路、４……
第１の電源回路、５……主電源スイツチ、６……
メモリ回路、７……メモリ用電源、リセツト回
路、８……第２の電源回路、９……リレー、１０
……副電源スイツチ、１１……リセツト回路。
Claims (1)
- 遠隔制御信号を受信する受信回路と、受信した
遠隔制御信号に応じて被制御回路を制御するマイ
クロコンピユータを含む信号処理回路と、上記信
号処理回路用の各種指令信号やデータ信号を記憶
しておくメモリ回路と、主電源スイツチが投入さ
れているときに上記受信回路と上記信号処理回路
とに電源を供給する第１の電源回路と、上記遠隔
制御信号により上記信号処理回路を介して制御さ
れる自己保持形のリレーによつて切換えられる副
電源スイツチと、上記遠隔制御信号によつて上記
副電源スイツチが投入されたときに上記被制御回
路、メモリ回路等に電源を供給する第２の電源回
路と、上記第２の電源回路と上記メモリ回路との
間に挿入され、メモリ回路用の電源とそのリセツ
ト信号とを供給するメモリ用電源・リセツト回路
と、上記主電源スイツチが投入されて第１の電源
回路が電源を供給した際および上記副電源スイツ
チが投入されて第２の電源回路を介してメモリ用
電源・リセツト回路が動作した際、第１の電源回
路の電源電圧およびメモリ用電源・リセツト回路
の電源電圧、リセツトパルスを受けて上記信号処
理回路をリセツトするリセツトパルスを発生する
リセツト回路とを備えたことを特徴とする遠隔制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56030400A JPS57143994A (en) | 1981-03-02 | 1981-03-02 | Remote controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56030400A JPS57143994A (en) | 1981-03-02 | 1981-03-02 | Remote controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57143994A JPS57143994A (en) | 1982-09-06 |
| JPS6341479B2 true JPS6341479B2 (ja) | 1988-08-17 |
Family
ID=12302875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56030400A Granted JPS57143994A (en) | 1981-03-02 | 1981-03-02 | Remote controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57143994A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843317Y2 (ja) * | 1977-12-27 | 1983-09-30 | 松下電器産業株式会社 | パワ−オンクリア装置 |
-
1981
- 1981-03-02 JP JP56030400A patent/JPS57143994A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57143994A (en) | 1982-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU685942B2 (en) | Extended clock thermostat | |
| US5155846A (en) | System monitoring replies to continuously transmitted signal and discontinuing signal to force reset of remote system using watchdog timer | |
| JPS60123901A (ja) | マイクロコンピユータを備えた回路装置 | |
| US5157270A (en) | Reset signal generating circuit | |
| EP0370493B1 (en) | Electric circuit device with an improved cartridge connection circuit | |
| US5070234A (en) | Connecting device for IC card | |
| JPS6341479B2 (ja) | ||
| US5365500A (en) | Key control method and control device for a cassette tape recorder | |
| JP3215150B2 (ja) | 電源スイッチ回路 | |
| EP0785508B1 (en) | Method of controlling data writing into on-board microcomputer | |
| JPH0142002B2 (ja) | ||
| JP2668492B2 (ja) | 照明制御装置およびリモコン式照明器具 | |
| JPH0421232Y2 (ja) | ||
| JPH0635555Y2 (ja) | 受信機 | |
| JP2668146B2 (ja) | 電源オン・オフ制御回路 | |
| JP3006996B2 (ja) | 制御装置の暴走防止装置 | |
| JPS6360957B2 (ja) | ||
| JP2695696B2 (ja) | リセット信号発生回路 | |
| JP2677252B2 (ja) | カメラ | |
| JP2587705Y2 (ja) | Ｃｐｕリセット回路及びこれを用いた熱線式検知器 | |
| JP3112277B2 (ja) | メモリカード | |
| JP3065475B2 (ja) | パネル装着検出装置 | |
| JPS58169607A (ja) | リセツト回路 | |
| JPS6116086B2 (ja) | ||
| JPH039145Y2 (ja) |