JPS6338692Y2 - - Google Patents

Info

Publication number
JPS6338692Y2
JPS6338692Y2 JP9194180U JP9194180U JPS6338692Y2 JP S6338692 Y2 JPS6338692 Y2 JP S6338692Y2 JP 9194180 U JP9194180 U JP 9194180U JP 9194180 U JP9194180 U JP 9194180U JP S6338692 Y2 JPS6338692 Y2 JP S6338692Y2
Authority
JP
Japan
Prior art keywords
transistor
output
load
voltage
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9194180U
Other languages
English (en)
Other versions
JPS5715644U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9194180U priority Critical patent/JPS6338692Y2/ja
Publication of JPS5715644U publication Critical patent/JPS5715644U/ja
Application granted granted Critical
Publication of JPS6338692Y2 publication Critical patent/JPS6338692Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Amplifiers (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、ソレノイド等の負荷を作動する出力
トランジスタの、負荷シヨート時における破損を
防止するシヨート保護回路に関するものであり、
負荷シヨート時に発振回路を構成して、出力トラ
ンジスタの導通時間を破壊されない許容時間内に
設定することにより、過電流による出力トランジ
スタの破壊を確実に防止することを目的とするも
のである。
〔考案の技術的背景とその問題点〕
一般に負荷シヨート時における出力トランジス
タの破壊を防止する装置としては、負荷の正側に
スイツチング素子の入力を接続し、負荷シヨート
時にこのスイツチング素子を導通せしめ、これに
より出力トランジスタの入力あるいは出力トラン
ジスタを制御する前段素子を短絡し、瞬時にして
出力トランジスタを遮断させるべく構成すること
で、過電流による破壊等を防止していた。
しかしながら、上記保護用のスイツチング素子
を付加することは、バイアス抵抗等の諸部品の増
加を余儀なくされ、コスト高になるばかりでな
く、素子の増加による電子装置の拡大あるいは故
障に対する信頼性の低下をも招くことになる。ま
た、出力トランジスタと負荷を接続する信号ライ
ンに内在するライン抵抗によつて負荷がシヨート
してもライン抵抗による電圧降下で保護作動が不
確実となる場合がある。
〔考案の目的〕
本考案は、電子装置とこれに制御される負荷の
設置箇所に隔たりがあり、この間に接続すべき信
号ラインが介在するとき、この信号ラインの微小
なライン抵抗を電子装置の一構成素子として利用
し、正常動作時には単なる増幅器として作動さ
せ、負荷シヨート時に信号ラインのライン抵抗を
含む発振回路として作動させることにより、極め
て簡易な回路構成で出力トランジスタの破壊を確
実に防止し得る保護回路を提供するものである。
〔考案の実施例〕
以下、添付図面に基づいて本考案の実施例を詳
述する。
図において、入力端子1はバイアス抵抗2を介
してスイツチングトランジスタ3のベースに接続
され、このトランジスタ3のコレクタ出力には抵
抗4を介してダーリントン接続された出力トラン
ジスタ5,6のベースが接続されている。またス
イツチングトランジスタ3のエミツタは抵抗7を
介して接地され、図示しない前段制御部からの制
御信号により導通する。上記出力トランジスタ6
の出力は、回路部が設置される機器内を引き回さ
れる信号ライン8を介してソレノイド等の負荷9
に接続されており、かつ上記出力トランジスタ6
の出力には、スイツチングトランジスタ3のベー
スと結ぶコンデンサ10が接続されている。な
お、11は上記バイアス抵抗2とともにスイツチ
ングトランジスタ3のベース電位を設定するバイ
アス抵抗、12はサージ吸収用ダイオード、8r
は上記信号ライン8に内在するライン抵抗であ
る。
上記構成において、入力端子1への入力信号が
Highになるとスイツチングトランジスタ3が導
通状態となり、抵抗4を介して出力トランジスタ
5,6が導通し、負荷9を作動せしめる。負荷9
が正常に作動される場合には、上記スイツチング
トランジスタ5,6を含む回路は増幅器としての
作用をなし、入力信号の有無により比較的容量の
大きい負荷9をも作動させ得る。
ここで、負荷9が何らかの原因でシヨートした
場合の回路動作を説明する。通常、上記回路部お
よびこれから負荷9へ接続する信号ライン8は容
易に触れられない部分に内蔵され、あるいは引き
回されるが、負荷9はそれ自体別個に露出されて
操作者に容易に操作し得るように設置されてお
り、何らかの操作ミスで負荷9をシヨートした場
合には、ライン抵抗8r、コンデンサ10を含む
発振回路が構成される。
すなわち、入力信号電圧Vioを5V、負荷9の作
動電圧VDを10Vとした場合、A点の電圧はバイ
アス抵抗2,11でほぼ設定される電圧でトラン
ジスタ3のベースに加えられ、B点の電圧は10V
からトランジスタ6のVCE(1V以下)だけ降下し
た電圧で負荷9に加えられるが、ここではA点電
圧を5V、B点電圧を10Vとして説明する。
負荷9の作動時には、コンデンサ10はトラン
ジスタ3のベース接続側が5V、トランジスタ6
のコレクタ側が10Vで、その差5V電圧にて充電
されている。
この時、C点が接地されたとすれば、B点は瞬
時にほぼ零電位にまで下降するため、コンデンサ
10を通してA点の電圧も追従して下降する。コ
ンデンサ10は上述のように5V電圧にて充電状
態にあるため、B点側に直接接続された端子電圧
がほぼ零電位となると、正常時の電圧10Vから
10V近い電圧降下が生じ、それに伴つてA点側端
子電圧が−5Vにまで変化する。これにより、ト
ランジスタ3は瞬時にオフし、トランジスタ5,
6もオフする。コンデンサ10の容量は極めて小
さくしてある(たとえば1000PF)ため、上記電
圧変化による帰還作用は瞬時に行われ、C点の接
地から瞬時のうちにトランジスタ3,5,6をオ
フする。
こうして、トランジスタ3,5,6がオフした
時点ではコンデンサ10のA点側端子電圧が−
5Vであるが、入力端子1へは入力信号が継続し
て印加されているため、抵抗2を通して次第にコ
ンデンサ10が充電され、A点側端子電圧を5V
にまで上昇させようとする。
A点電圧がコンデンサ10の充電によつて上昇
するとトランジスタ3がオンとなり、これに伴つ
てトランジスタ5,6もオンとなる。
トランジスタ6がオンすると、C点が接地され
ておりコレクタの出力負荷は微小なライン抵抗8
rだけであるため、瞬時に過大電流が流れB点電
圧も急峻に上昇する。このB点の電圧上昇はコン
デンサ10を通してA点に帰還されるため、コン
デンサ10の抵抗2を通して充電されていた電荷
が抵抗11を通して放電される。
ライン抵抗8rが微小抵抗であるため、トラン
ジスタ6からコレクタ負荷へ流れる電流も無限大
となろうとするが、トランジスタ自体の一般的な
電流特性により無限大の電流が流れることはな
く、コレクタ電流の増大はVCEの上昇となる(通
常はこれによる発熱での熱破壊が生ずる。)ため、
トランジスタ6のコレクタ電流が瞬間的に過大と
なるとそのVCEがオン初期の1V以下から急峻に大
きくなる。
このため、B点電圧が下降し、コンデンサ10
を通してA点の電圧を下降させるが、この時コン
デンサ10のA点側端子への充電電荷が上記トラ
ンジスタ6のオン作動によるB点電圧の上昇によ
り抵抗11を通して放電されているため、B点電
圧の下降すなわち5V以上の変化を有する急峻な
下降によつてA点電圧もトランジスタ3のオフレ
ベルにまで下降する。
従つて、トランジスタ3がオフし、これに伴つ
てトランジスタ5,6もオフし、B点電圧は零電
位となる。
以上のトランジスタ6のオン動作は、極めて短
い時間(出願人による実験で10μsec以下であつ
た。)瞬間的になされるとともに、オフとなつて
から再びコンデンサ10が入力信号により抵抗2
を通して充電されるまでオフが維持され、コンデ
ンサ10の充電により再びトランジスタ3がオン
となつて上記同様の動作が繰り返され、B点電圧
波形として第2図に示すような発振動作がなされ
る。
この発振動作においてトランジスタ6の導通時
間tは10μsec以下の極めて短い時間に抑えること
ができるため、トランジスタ6が発熱することも
なく、熱破壊も生ずることがない。また、負荷9
が正常のときに発振動作がなされず単なる増幅器
として働くのは、負荷9の抵抗値が大きく、トラ
ンジスタ6のコレクタ電流も定格値で安定するた
めであり、負荷9がソレノイドのごとくインダク
タンス素子であつても、トランジスタ6のコレク
タ電流の変化に対してB点の電圧は変化せず、従
つて発振は生じない。
〔考案の効果〕
以上のように本考案はスイツチングトランジス
タのベースと出力トランジスタの出力間に帰還用
のコンデンサを接続し、出力トランジスタの出力
にライン抵抗等の微小抵抗を介してインダクタン
ス負荷を接続するだけの簡易な回路構成により、
負荷正常時には単なる増幅器としての作用をな
し、負荷シヨート時には上記微小抵抗、コンデン
サを含む発振回路として動作せしめ、負荷シヨー
ト時における出力トランジスタの過電流による破
壊を防止することができ、部品点数の増加もな
く、極めて安価にして確実な保護回路を提供し得
るものである。
【図面の簡単な説明】
第1図は本考案の実施例を示す保護回路の電気
結線図、第2図は第1図の保護回路の発振時にお
けるB点の電圧波形図である。 3……スイツチングトランジスタ、5,6……
ダーリントン接続された出力トランジスタ、8…
…信号ライン、8r……ライン抵抗、9……イン
ダクタンス負荷、10……コンデンサ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 制御信号入力端子にバイアス抵抗を介して接続
    され、入力信号により導通するスイツチングトラ
    ンジスタと、このトランジスタのコレクタ出力に
    ベース接続され、微小なライン抵抗が内在する信
    号ラインを通してコレクタ出力に接続した負荷を
    作動する出力トランジスタと、上記スイツチング
    トランジスタのベースと出力トランジスタのコレ
    クタ出力間に接続され、スイツチングトランジス
    タのバイアス抵抗とで上記入力端子からの充電回
    路を形成しかつ出力トランジスタのコレクタ出力
    からスイツチングトランジスタのベースへの帰還
    をなすコンデンサとからなり、負荷シヨート時に
    は、上記出力トランジスタから負荷へ接続する信
    号ラインの微小抵抗を含む発振回路として作動さ
    せ、かつ出力トランジスタの導通を短時間の発振
    状態とすることにより、出力トランジスタの過電
    流破壊を防止するようにしたことを特徴とするシ
    ヨート保護回路。
JP9194180U 1980-06-30 1980-06-30 Expired JPS6338692Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9194180U JPS6338692Y2 (ja) 1980-06-30 1980-06-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9194180U JPS6338692Y2 (ja) 1980-06-30 1980-06-30

Publications (2)

Publication Number Publication Date
JPS5715644U JPS5715644U (ja) 1982-01-27
JPS6338692Y2 true JPS6338692Y2 (ja) 1988-10-12

Family

ID=29453908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9194180U Expired JPS6338692Y2 (ja) 1980-06-30 1980-06-30

Country Status (1)

Country Link
JP (1) JPS6338692Y2 (ja)

Also Published As

Publication number Publication date
JPS5715644U (ja) 1982-01-27

Similar Documents

Publication Publication Date Title
US4503478A (en) Transistor power amplifier circuit
JPS63174519A (ja) 出力回路の異常検出報知回路
JP2795027B2 (ja) Igbtのゲート駆動回路
JPS58186858A (ja) 電子計算モジユ−ルの監視回路装置
JPS6338692Y2 (ja)
JPS5814623A (ja) 電気負荷の短絡保護装置
JPH0136591B2 (ja)
JP3244377B2 (ja) 電圧生成回路
US3988642A (en) Electronic cut out for a circuit to be protected
JPH09154229A (ja) 集積回路の補償装置及び方法
JPS6352482B2 (ja)
JPS5928936B2 (ja) 光電スイッチ
JP2900684B2 (ja) 定電圧発生回路
JPS5855452Y2 (ja) 負荷接地型定電流装置
JPS6146214Y2 (ja)
JPS6369415A (ja) 異常電圧保護回路
JP2710334B2 (ja) 電力増幅装置
JPH08106331A (ja) 電源制御装置
JPS595734A (ja) 保護回路付入力回路
JPS599299Y2 (ja) 定エネルギ−供給制御回路
JPS5838415Y2 (ja) スイツチングレギユレ−タ
JPS5827567Y2 (ja) トランジスタの保護回路
JPS6145654Y2 (ja)
JPH0514063A (ja) シヨツク音防止回路
JPS59132234A (ja) 半導体集積回路装置