JPS6337971B2 - - Google Patents
Info
- Publication number
- JPS6337971B2 JPS6337971B2 JP9635280A JP9635280A JPS6337971B2 JP S6337971 B2 JPS6337971 B2 JP S6337971B2 JP 9635280 A JP9635280 A JP 9635280A JP 9635280 A JP9635280 A JP 9635280A JP S6337971 B2 JPS6337971 B2 JP S6337971B2
- Authority
- JP
- Japan
- Prior art keywords
- digital filter
- filter device
- switching
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0405—Recursive filters comprising a ROM addressed by the input and output data signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Electrophonic Musical Instruments (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は、伝達関数の係数を予め記憶し、該係
数の切替により特性を可変としたデイジタルフイ
ルタ装置に関する。
数の切替により特性を可変としたデイジタルフイ
ルタ装置に関する。
近年、トランジスタ、抵抗、コンデンサ、コイ
ルあるいは演算増幅器を用いて実現出来るアナロ
グフイルタに代り、乗算器、加算器、遅延回路等
で構成されるデイジタルフイルタが注目されてい
る。このデイジタルフイルタの大きな特徴は、同
一の回路で、多くの特性をもつフイルタが容易に
構成出来ることにある。
ルあるいは演算増幅器を用いて実現出来るアナロ
グフイルタに代り、乗算器、加算器、遅延回路等
で構成されるデイジタルフイルタが注目されてい
る。このデイジタルフイルタの大きな特徴は、同
一の回路で、多くの特性をもつフイルタが容易に
構成出来ることにある。
第１図は、伝達関数が
Ｈ（Ｚ）＝Ｋ・１＋a1Z-1＋a2Z-2／１＋b1Z-1＋b2Z-2
…式(1) で表わされるIIR（無限応答）デイジタルフイル
タで、カツトオフ周波数可変のローパスフイルタ
（あるいはハイパスフイルタ）が示されている。
…式(1) で表わされるIIR（無限応答）デイジタルフイル
タで、カツトオフ周波数可変のローパスフイルタ
（あるいはハイパスフイルタ）が示されている。
第１図に於て、１は入力信号が供給される加算
器であり、この加算器１出力は加算器２に供給さ
れると共に、単位時間の遅延を行う遅延回路３に
与えられる。そして、この遅延回路３出力は、乗
算器４，５に供給される。この乗算器４には
ROM（リードオンリメモリ）６からカツトオフ
周波数データcによりアドレス指定され選択出力
されたデータb1が更に供給され、入力信号がb1倍
されて加算器１に与えられる。なお、この入力信
号は加算器１に対して、減算を指示するようにな
つている。また、上記乗算器５には、更にROM
６から選択出力されるデータa1が供給され、入力
信号がa1倍されて加算器２に与えられる。そし
て、上記遅延回路３出力は更に単位時間の遅延を
行う遅延回路７を介し、乗算器８，９に与えられ
る。上記乗算器８，９にはそれぞれROM６から
供給されるデータb2，a2が更に供給され、入力信
号がb2倍、a2倍されて、加算器１，２に与えられ
る。なお、加算器１に与えられる信号は減算を指
示するようになつている。そして、上記加算器１
出力、乗算器５，９出力が供給され、それ等を加
算する加算器２の出力は、カツトオフ周波数cに
よつて選択されるROM６の出力Ｋが供給される
乗算器１０に与えられ、Ｋ倍されて出力信号とな
る。
器であり、この加算器１出力は加算器２に供給さ
れると共に、単位時間の遅延を行う遅延回路３に
与えられる。そして、この遅延回路３出力は、乗
算器４，５に供給される。この乗算器４には
ROM（リードオンリメモリ）６からカツトオフ
周波数データcによりアドレス指定され選択出力
されたデータb1が更に供給され、入力信号がb1倍
されて加算器１に与えられる。なお、この入力信
号は加算器１に対して、減算を指示するようにな
つている。また、上記乗算器５には、更にROM
６から選択出力されるデータa1が供給され、入力
信号がa1倍されて加算器２に与えられる。そし
て、上記遅延回路３出力は更に単位時間の遅延を
行う遅延回路７を介し、乗算器８，９に与えられ
る。上記乗算器８，９にはそれぞれROM６から
供給されるデータb2，a2が更に供給され、入力信
号がb2倍、a2倍されて、加算器１，２に与えられ
る。なお、加算器１に与えられる信号は減算を指
示するようになつている。そして、上記加算器１
出力、乗算器５，９出力が供給され、それ等を加
算する加算器２の出力は、カツトオフ周波数cに
よつて選択されるROM６の出力Ｋが供給される
乗算器１０に与えられ、Ｋ倍されて出力信号とな
る。
然るに、カツトオフ周波数cの変更により、今
“Ａ”なる特性をもつフイルタから“Ｂ”なる特
性をもつフイルタに変化せしめた際、各係数が大
幅に変化する場合は、その出力変化は大きく、不
連続となり、特に、このようなデイジタルフイル
タ装置を電子楽器や各種音響機器に適用した場合
は、聴覚上不自然さを感じる等の欠点があつた。
“Ａ”なる特性をもつフイルタから“Ｂ”なる特
性をもつフイルタに変化せしめた際、各係数が大
幅に変化する場合は、その出力変化は大きく、不
連続となり、特に、このようなデイジタルフイル
タ装置を電子楽器や各種音響機器に適用した場合
は、聴覚上不自然さを感じる等の欠点があつた。
この発明は以上の点に鑑みてなされたもので、
予め伝達関数の係数を記憶し、この係数の切替に
より特性を可変としたデイジタルフイルタ装置に
於て、上記係数の切替のタイミングをデイジタル
フイルタ装置の出力信号に基き決定するようにし
たデイジタルフイルタ装置を提供することを目的
とする。
予め伝達関数の係数を記憶し、この係数の切替に
より特性を可変としたデイジタルフイルタ装置に
於て、上記係数の切替のタイミングをデイジタル
フイルタ装置の出力信号に基き決定するようにし
たデイジタルフイルタ装置を提供することを目的
とする。
以下、この発明の一実施例を図面を参照して詳
細に説明する。
細に説明する。
第２図は、本実施例の回路構成を示すものであ
るが、説明の簡略化の為第１図と同一箇所には同
一符号を付して、その説明を省略する。即ち、第
２図中１１は第３図に示す如き一致検出回路であ
る。この一致検出回路１１には、このデイジタル
フイルタ装置から出力される出力信号のうち上位
６ビツト与えられる。尚、デイジタルフイルタ装
置から出力される出力信号は、第４図に示す如
く、その絶対値が１を越えないように制御されて
おり、最上位ビツトが符号ビツトで、以下2-1〜
2-7の重み付けされた７ビツトの計８ビツトデー
タより成る。また、このデイジタルフイルタ装置
は２の補数表現による演算を行う。
るが、説明の簡略化の為第１図と同一箇所には同
一符号を付して、その説明を省略する。即ち、第
２図中１１は第３図に示す如き一致検出回路であ
る。この一致検出回路１１には、このデイジタル
フイルタ装置から出力される出力信号のうち上位
６ビツト与えられる。尚、デイジタルフイルタ装
置から出力される出力信号は、第４図に示す如
く、その絶対値が１を越えないように制御されて
おり、最上位ビツトが符号ビツトで、以下2-1〜
2-7の重み付けされた７ビツトの計８ビツトデー
タより成る。また、このデイジタルフイルタ装置
は２の補数表現による演算を行う。
しかして、一致検出回路１１は、６ビツト入力
が全て“１”であるのを検出するアンド回路１２
と、この６ビツト入力の各々を反転するインバー
タ１３1〜１３6と、このインバータ１３1〜１３6
の全ビツト出力が“１”であるのを検出するアン
ド回路１４と、このアンド回路１２，１４の出力
が供給されるオア回路１５を有する。
が全て“１”であるのを検出するアンド回路１２
と、この６ビツト入力の各々を反転するインバー
タ１３1〜１３6と、このインバータ１３1〜１３6
の全ビツト出力が“１”であるのを検出するアン
ド回路１４と、このアンド回路１２，１４の出力
が供給されるオア回路１５を有する。
そして、このオア回路１５出力はラツチ１６に
対し、読込み制御信号Ｒとして印加される。例え
ば、このラツチ１６は読込み制御信号Ｒの立上り
のタイミングで読込み動作を行う。そして、この
ラツチ１６には、アツトオフ周波数データc（複
数ビツトより成る）が供給され、上記読込み制御
信号Ｒにより読込みが行われ、その出力即ちデー
タc′により、ROM６に対するアドレス指定が行
われる。
対し、読込み制御信号Ｒとして印加される。例え
ば、このラツチ１６は読込み制御信号Ｒの立上り
のタイミングで読込み動作を行う。そして、この
ラツチ１６には、アツトオフ周波数データc（複
数ビツトより成る）が供給され、上記読込み制御
信号Ｒにより読込みが行われ、その出力即ちデー
タc′により、ROM６に対するアドレス指定が行
われる。
従つて、ROM６は、上記ラツチ１６から供給
されるデータc′によりアドレス指定され、係数
a1，a2，b1，b2，Ｋが選択出力されることにな
る。
されるデータc′によりアドレス指定され、係数
a1，a2，b1，b2，Ｋが選択出力されることにな
る。
次に、本実施例の動作につき説明する。即ち、
今、式(1)で表わされる伝達関数の各係数を所定値
に選択することにより特性“Ａ”のデイジタルフ
イルタを構成した場合、その伝達関数を説明の便
宜上次式(2)の如く記載する。
今、式(1)で表わされる伝達関数の各係数を所定値
に選択することにより特性“Ａ”のデイジタルフ
イルタを構成した場合、その伝達関数を説明の便
宜上次式(2)の如く記載する。
HA（Ｚ）＝KA・１＋a1AZ-1＋a2AZ-2／１＋b1AZ-1＋b2
AZ-2…式(2) 即ち、各係数a1，a2，b1，b2，Ｋは、カツトオ
フ周波数データcA′整よつて、a1A，a2A，b1A，
b2A，KAの値がROM６から読出されることにな
る。
AZ-2…式(2) 即ち、各係数a1，a2，b1，b2，Ｋは、カツトオ
フ周波数データcA′整よつて、a1A，a2A，b1A，
b2A，KAの値がROM６から読出されることにな
る。
そして、この係数a1A，a2A，b1A，b2AＫが、
各々乗算器５，９，４，８，１０に供給されてい
るとする。この状態からカツトオフ周波数をCB
に変更することにより、伝達関数を次式(3)の如く
変更して、特性“Ｂ”のデイジタルフイルタを構
成する場合、 HB（Ｚ）＝KB・１＋a1BZ-1＋a2BZ-2／１＋b1BZ-1＋b2
BZ-2…式(3) ラツチ１６には、入力データCBが供給され、そ
の出力データはデータCA′（≠CB）となつてい
る。
各々乗算器５，９，４，８，１０に供給されてい
るとする。この状態からカツトオフ周波数をCB
に変更することにより、伝達関数を次式(3)の如く
変更して、特性“Ｂ”のデイジタルフイルタを構
成する場合、 HB（Ｚ）＝KB・１＋a1BZ-1＋a2BZ-2／１＋b1BZ-1＋b2
BZ-2…式(3) ラツチ１６には、入力データCBが供給され、そ
の出力データはデータCA′（≠CB）となつてい
る。
しかして、その場合、このデイジタルフイルタ
装置の出力信号が、その上位６ビツトが同一内容
となつた際、換言すると、出力データが第４図に
示す如く「0.0234375〜−0.0546875」の範囲内に
なつたタイミングで、一致検出回路１１からは、
読込み制御信号Ｒが出力し、この読込み制御信号
Ｒの立上りのタイミングでラツチ１６に対し、読
込み動作を指令する。
装置の出力信号が、その上位６ビツトが同一内容
となつた際、換言すると、出力データが第４図に
示す如く「0.0234375〜−0.0546875」の範囲内に
なつたタイミングで、一致検出回路１１からは、
読込み制御信号Ｒが出力し、この読込み制御信号
Ｒの立上りのタイミングでラツチ１６に対し、読
込み動作を指令する。
その結果、ラツチ１６には、カツトオフ周波数
データCBが記憶されることになり、ROM６から
は係数a1B，a2B，b1B，b2B，KBが各々出力するよ
うになり、従つて、デイジタルフイルタ装置は上
記式(3)で示される伝達関数のデイジタルフイルタ
として動作することになる。
データCBが記憶されることになり、ROM６から
は係数a1B，a2B，b1B，b2B，KBが各々出力するよ
うになり、従つて、デイジタルフイルタ装置は上
記式(3)で示される伝達関数のデイジタルフイルタ
として動作することになる。
このように、本実施例の場合、デイジタルフイ
ルタ装置の出力信号が、「０」を含む「0.023437
〜−0.0546875」の範囲に変化したタイミングで、
即ち、出力信号レベルが小の場合に限りROM６
に対するアドレス指定を変更可能としたことによ
り、デイジタルフイルタ装置の特性を変更した場
合の過渡的な影響を最小限とすることが可能とな
る。
ルタ装置の出力信号が、「０」を含む「0.023437
〜−0.0546875」の範囲に変化したタイミングで、
即ち、出力信号レベルが小の場合に限りROM６
に対するアドレス指定を変更可能としたことによ
り、デイジタルフイルタ装置の特性を変更した場
合の過渡的な影響を最小限とすることが可能とな
る。
尚、上記実施例では、デイジタルフイルタ装置
の特性変更のタイミングをこのデイジタルフイル
タ装置の出力信号の上位６ビツトデータに基き決
定するようにしたが、比較すべきデータのビツト
数は上記実施例に限定されるものでは無い。
の特性変更のタイミングをこのデイジタルフイル
タ装置の出力信号の上位６ビツトデータに基き決
定するようにしたが、比較すべきデータのビツト
数は上記実施例に限定されるものでは無い。
また、上記実施例に於ては、特性変更のタイミ
ングを、デイジタルフイルタ装置の出力信号が数
値「０」を含む所定レベル内に変化したことによ
り決定したが、ラツチ１６を読込み制御信号Ｒの
立下りのタイミングで動作させるようにすれば、
上記所定レベルを通過したタイミングで特性変更
が行われることになる。
ングを、デイジタルフイルタ装置の出力信号が数
値「０」を含む所定レベル内に変化したことによ
り決定したが、ラツチ１６を読込み制御信号Ｒの
立下りのタイミングで動作させるようにすれば、
上記所定レベルを通過したタイミングで特性変更
が行われることになる。
更に、上記実施例は２次／２次のＲデイジ
タルフイルタ装置につき説明したが、高次のデイ
ジタルフイルタ装置にも本発明を適用することは
可能であり、その他、各種特性を有するデイジタ
ルフイルタ装置に本発明を適用することが可能で
ある。
タルフイルタ装置につき説明したが、高次のデイ
ジタルフイルタ装置にも本発明を適用することは
可能であり、その他、各種特性を有するデイジタ
ルフイルタ装置に本発明を適用することが可能で
ある。
その他、本発明の要旨を逸脱しない範囲で種々
変形応用可能であることは勿論である。
変形応用可能であることは勿論である。
この発明は、以上詳述した如く、予め伝達関数
の係数を記憶し、この係数の切替により特性を可
変したデイジタルフイルタ装置に於て、上記係数
の切替のタイミングをデイジタルフイルタ装置の
出力信号の波形データが「０」もしくはその近傍
に対応する値となつたことを検出することにより
決定するようにしたことにより、係数切替時の過
渡的な影響が抑制されることになるという利点が
あり、また、このデイジタルフイルタ装置を電子
楽器あるいは各種音響機器等に適用した場合に
は、特性切替時も聴覚上なめらかに出力音が変化
することになり、切替時の不自然が解消される
等、非常に有好である。
の係数を記憶し、この係数の切替により特性を可
変したデイジタルフイルタ装置に於て、上記係数
の切替のタイミングをデイジタルフイルタ装置の
出力信号の波形データが「０」もしくはその近傍
に対応する値となつたことを検出することにより
決定するようにしたことにより、係数切替時の過
渡的な影響が抑制されることになるという利点が
あり、また、このデイジタルフイルタ装置を電子
楽器あるいは各種音響機器等に適用した場合に
は、特性切替時も聴覚上なめらかに出力音が変化
することになり、切替時の不自然が解消される
等、非常に有好である。
第１図は従来のデイジタルフイルタ装置の回路
構成を示す図、第２図は本発明の一実施例を示す
デイジタルフイルタ装置の回路構成図、第３図は
第２図の要部構成図、第４図は、本実施例の出力
データを説明する為の図である。 １，２……加算器、３，７……遅延回路、４，
５，８，９，１０……乗算器、６……ROM、１
１……一致検出回路、１６……ラツチ。
構成を示す図、第２図は本発明の一実施例を示す
デイジタルフイルタ装置の回路構成図、第３図は
第２図の要部構成図、第４図は、本実施例の出力
データを説明する為の図である。 １，２……加算器、３，７……遅延回路、４，
５，８，９，１０……乗算器、６……ROM、１
１……一致検出回路、１６……ラツチ。
Claims (1)
- 【特許請求の範囲】 １ 所定の伝達関数に従つて入力信号をフイルタ
リングして、数値「０」を基準レベルとした正負
の値をもつ波形データからなる出力信号を得るデ
イジタルフイルタ装置に於て、 特性に応じて上記伝達関数の係数の切替を行な
う切替手段と、 上記デイジタルフイルタ装置の出力信号の波形
データの所定ビツトデータを判定することによ
り、上記波形データが数値「０」もしくはその近
傍に対応する値となつたことを検出する検出手段
と、 該検出手段の検出結果に応じて上記切替手段の
係数切替のタイミングを制御する切替タイミング
制御手段と、 を具備したことを特徴とするデイジタルフイルタ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9635280A JPS5721116A (en) | 1980-07-15 | 1980-07-15 | Digital filter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9635280A JPS5721116A (en) | 1980-07-15 | 1980-07-15 | Digital filter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5721116A JPS5721116A (en) | 1982-02-03 |
| JPS6337971B2 true JPS6337971B2 (ja) | 1988-07-27 |
Family
ID=14162598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9635280A Granted JPS5721116A (en) | 1980-07-15 | 1980-07-15 | Digital filter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5721116A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01300712A (ja) * | 1988-05-30 | 1989-12-05 | Sony Corp | 周波数特性制御回路 |
| JPH0225987A (ja) * | 1988-07-15 | 1990-01-29 | Fuji Xerox Co Ltd | 画像処理集積回路装置 |
-
1980
- 1980-07-15 JP JP9635280A patent/JPS5721116A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5721116A (en) | 1982-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546466A (en) | Effect adding apparatus | |
| US4422156A (en) | Digital filter device | |
| KR900007926B1 (ko) | 디지탈 톤 제어 장치 | |
| US4489391A (en) | Digital filter apparatus having a resonance characteristic | |
| JPH0537298A (ja) | デイジタルフイルタ | |
| JPS6337972B2 (ja) | ||
| JPS6337973B2 (ja) | ||
| JPS6337971B2 (ja) | ||
| JPS6336576B2 (ja) | ||
| JPS6337970B2 (ja) | ||
| JPS6336577B2 (ja) | ||
| JPS6337969B2 (ja) | ||
| US5307417A (en) | Sound system with howling-prevention function | |
| GB2080068A (en) | Digital Filter Apparatus | |
| JPH07307629A (ja) | トーンコントロール回路 | |
| JP2611242B2 (ja) | 振幅圧縮伸長回路 | |
| JP2778415B2 (ja) | ディストーション効果装置 | |
| JPS62219899A (ja) | 残響付加方式 | |
| JP3330805B2 (ja) | デジタル低域増強回路 | |
| JP2611243B2 (ja) | 振幅圧縮伸長回路 | |
| JPH03124110A (ja) | ディジタルコントロールドフィルタ | |
| JPH0219014A (ja) | アテネータ機能を有するディジタルフィルタ | |
| JP3268116B2 (ja) | 半導体集積回路 | |
| JPH03201900A (ja) | 音場補正装置 | |
| JPS6325773Y2 (ja) |