JPS6335131A - 電圧検知回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、負荷制御システムなどの子器に設けられる電
圧検知回路に関するものである。

［背景技術］ 従来、この種の電圧検知回路は、たとえば家庭の照明器
具を多カ所から個別、または設定されたパターンに従っ
て一括制御するためのパターン設定スイッチなどの負荷
制御システムの子器に用いられるものである。具体的に
は、端子ａｙｂ間にはダイオードブリッジＤＢが接続さ
れ、このダイオードブリッジＤＢにて端子ａ、ｂ間に印
加される電圧を無極性化する。電圧検知回路はツェナダ
イオードＺＤ、トランジスタＱ５抵抗Ｒ，，Ｒ２、コン
デンサＣにて構成され、ツェナダイオードＺＤのツェナ
電圧を適宜設定することにより、親器がら伝送してくる
負荷をオン、オフ制御するそれぞれ異なった電圧の制御
信号を検出する。そして、鋭器から伝送された制御信号
がツェナダイオードＺＤのツェナ電圧以上であるとき（
負荷をオフさせる制御信号）にはトランジスタＱにベー
ス電流が流れることにより、トランジスタＱが導通する
。

このトランジスタＱ出力にて負荷の動作を制御するよう
になっている。なお、このトランジスタＱのスイッチン
グを利用して動作表示用の発光ダイオードＬ　Ｄ　、、
Ｌ　Ｄ　２の点灯を制御するようになっている。発光ダ
イオードＬＤ２は電流制限用の抵抗Ｒ３を介して１ラン
ノスタＱのコレクタと接続され、発光ダイオードＬＤ、
は上記発光ダイオードＬＤ２とトランジスタＱとの直列
回路にダイオードＤ１を介して並列に接続されている。

なお、上記動作表示用の発光ダイオードＬＤ、、ＬＤ２
は動作状態をはっきりさせるように異なる色の光を発光
するものを用いる。いま、鋭器から制御信号が入力され
、この制御信号の電圧がツェナダイオードＺＤのツェナ
電圧以下であるとき（負荷をオンするための制御信号）
、トランジスタＱはオフ状態となるから、発光ダイオー
ドＬＤ２には電流が流れず、発光ダイオードＬ　Ｄ　＋
はダイオードブリッジＤＢ出力が抵抗Ｒ１を介して印加
されることにより、発光グイオー１’ＬＤ、に電流が流
れて発光する。つまり、発光ダイオードＬＤ、の点灯に
て負荷が動作状態にあることを示す。逆に制御信号の電
圧がツェナダイオードＺＤのツェナ電圧以上であるとき
には、ツェナダイオードＺＤにてトランジスタＱにベー
ス電流が供給され、トランジスタＱがオンするから、発
光ダイオードＬＤ２は点灯する。このとき、発光ダイオ
ードＬ　Ｄ　、はダイオードＤ、を直列に挿入しである
ことにより、発光ダイオードＬＤ２側に電流が流れるた
め、発光ダイオードＬＤ、は消灯する。つまり、発光ダ
イオードＬＤ２の点灯にて負荷が不動作状態にあること
を表示する。

この電圧検知回路の異常パルスを吸収する回路について
説明する。入力端子ａ＋ｂ間の電圧がロー電圧である場
合、トランジスタＱはオフ状態となっている。この状態
でパルス性の異常電圧（ツェナ電圧以上の電圧）が入力
されると、トランジスタＱは瞬時的にオンする。従って
、このパルス性の異常電圧を吸収するため、コンデンサ
Ｃをツェナグイオー１’ＺＤと抵抗Ｒ２との直列回路の
両端に接続し、パルス性の高電圧に対してｅ、α電圧が
ツェナダイオードＺＤのツェナ電圧以上にならないよう
にしである。

このためには次の条件が必要である。

ツェナ電圧＞ｅ、ｌ’ｆ：電圧＝　Ｖ　Ｐ（１−ｅｘｐ
（ｔ／　ＣＲ＋　））ＶＰ＝パルスピーク電圧 し＝パルス幅 Ｃ＝コンデンサＣの容量 Ｒ，＝電流制限抵抗Ｒ１の抵抗値 となり、トランジスタＱがオンすることを防止する遅延
回路を抵抗Ｒ１とコンデンサＣにて構成する。しかし、
この遅延回路によって、ツェナダイオードＺＤの低電流
領域でのノイズの発生（＠７図に示す）とコンデンサＣ
の充放電特性により、入力電圧がハイ電圧のときにトラ
ンジスタＱが発振現象を起こす。また負荷がオンからオ
フに切り換わる場合、入力電圧もロー電圧からハイ電圧
に切り換わり、トランジスタＱがオフからオンになるが
、その時のトランジスタＱのコレクタＩＣｍＩＣは＄８
図に示す特性となり、コレクタ電流Ｉｃが約１．３Ｖ付
近で急激に急増するため、コレクタ電位は第９図に示す
ようなスイッチング特性となる。このコレクタ電位を検
出して論理回路の動作を行うが、このスイッチング特性
の悪さが原因になって誤動作を発生する場合がある。

［発明の目的１ 本発明は上述の点に鑑みて為されたものであり、その目
的とするところは、異常パルスによる負荷の誤動作を防
止することができるとともに、スイッチング特性の劣化
を防止して負荷制御をより確実に行えるようにした電圧
検知回路を提供することにある。

［発明の開示］ （実施例１） 第１図は本発明の一実施例を示すものであり、負荷をオ
ン、オフ制御するそれぞれ異なった電圧の制御信号をし
きい値を有するスイッチング回路にて検出して成る従来
例と同様の電圧検知回路において、トランジスタＱのコ
レクタ、エミッタ間に接続されたコンデンサＣ２にてス
イッチング回路のスイッチング特性を劣化させることな
く制御信号に重畳される異常パルスによる誤動作を防止
する誤動作防止手段を形成したものであり、スイッチン
グ回路の構成は従来例と全く同一である。

ここに、トランジスタＱのコレクタ、エミッタ間に接続
されたコンデンサＣ２は、トランジスタＱの発振現象に
よるコレクタ電位の変動が負荷を制御する論理回路に影
響しないように、この変動を吸収する。なお、この発振
現象は、瞬時的なものであるから、コンデンサＣ２にて
吸収できる。

また、コンデンサＣ２を設けることによってトランジス
タＱのオン時の負荷電流を急激に増加させることにより
、トランジスタＱのスイッチング特性を改善することが
できる。

（実施例２） 第２図は本考案の他の実施例を示すもので、ツェナダイ
オードＺＤを介してベース、エミッタ間に制御電圧が印
加されたトランジスタＱにてスイッチング回路を形成し
、該トランジスタＱのコレクタ、エミッタ間に接続され
たコンデンサＣ２にて誤動作防止手段を形成したもので
あり、実施例ではダイオードプリツノＤＢの出力側に抵
抗Ｒ０、ツェナダイオードＺＤ、コンデンサＣ４を接続
し、このコンデンサＣＩとツエダイオードＺＤとの接続
点とトランジスタＱのベースとの間に抵抗Ｒ９を接続し
、トランジスタＱのベース・エミッタ間に抵抗Ｒ２を接
続している。

いま、入力端子ａ、ｂ間に第３図（ａ）に示すようにツ
ェナダイオードＺＤのツェナ電圧より低いロー電圧状態
において、このツェナダイオードＺＤのツェナ電圧を越
えるパルス電圧が重畳されたとする。このときツェナダ
イオードＺＤは導通状態になるが、トランジスタＱのベ
ース電位はコンデンサＣ５と抵抗Ｒ１どの時定数に従っ
て第３図（ｂ）に示すように上昇する。この電圧はコン
デンサＣ１の容量を適宜選択することにより、トランジ
スタＱをオンさせるしきい値電圧まで達しない。またこ
の回ｌ７ＰＩｌこおいては抵抗Ｒ１の抵抗値を大きくし
ても、入力がハイ電圧状態でトランジスタＱが発振する
こともなくなる。つまり、抵抗Ｒ３の抵抗値を大きくす
るとツェナダイオードＺＤの発振は生じるが、フン≠ン
サＣにてその発振は平滑され、トランジスタＱのベース
電位が安定するからである。このように本実施例によれ
ば、抵抗Ｒ１の抵抗値を大きくすることができるので、
消費電流が小さくなり、子器の接続数を増加することが
できる。ツェナダイオードＺＤのツェナ電流が低１［に
て使用可能となるので、ツェナダイオードＺＤの選別が
不要どなる。さらにトランジスタＱの発振がなくなるの
で、システムの動作のＭ粕性が向上する。

（実施例３） 第４図は本考案のさらに他の実施例を示す図であり、本
実施例は上述の実施例のツェナダイオードＺＤＢよブト
ランノスタＱに代えてシエミットトリ〃回路よりなるス
イッチング回路ＳＷを用いたものであり、このスイッチ
ング回路ＳＷはスイッチング特性が良く、しかも、ツェ
ナダイオードＺＤを用いたことによる不都合が発生しな
いので、抵抗Ｒ１およびコンデンサＣ３よりなる時定数
回路を設けることによってスイッチング特性を劣化させ
ることなく異常パルスによる誤動作を防止でさることに
なる。

第５図はスイッチング回路ＳＷに代えてフンパレータＣ
Ｐを用いたものであり、抵抗Ｒ，，Ｒ，にて電源電圧を
分圧して基準電圧を得るようになっており、動作は前記
実施例３と同様である。

［発明の効果］ 本発明は上述のように、負荷をオン、オフ制御するそれ
ぞれ異なった電圧の制御信号をしきい値を有するスイッ
チング回路にて検出して成る電圧検知回路において、ス
イッチング回路のスイッチング特性を劣化させる二とな
く制御信号に重畳される異常パルスによる誤動作を防止
する誤動作防止手段を設けたので、異常パルスによる負
荷の誤動作を防止することができるとともに、スイッチ
ング特性の劣化を防止して負荷制御をより確実に行える
という効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は本発明の
他の実施例を示す回路図、第３図は同上の動作説明図、
第４図は本発明のさらに他の実施例を示す回路図、第５
図は同上の具体回路図、第６図は従来例を示す回路図、
第７図乃至第９図は同上の動作説明図である。 Ｑはトランジスタ、ＺＤはツェナダイオード、Ｃ１，Ｃ
２はコンデンサである６ 代理人　弁理士　石　１）長　七 第１図 第２図 第３図 ｐ Ｏ■□ ○ 第４図 第５図 第６図 ／′　＼ ＺＤ２　　　Ｑ

Claims (3)

【特許請求の範囲】
1. （１）負荷をオン、オフ制御するそれぞれ異なった電圧
   の制御信号をしきい値を有するスイッチング回路にて検
   出して成る電圧検知回路において、スイッチング回路の
   スイッチング特性を劣化させることなく制御信号に重畳
   される異常パルスによる誤動作を防止する誤動作防止手
   段を設けたことを特徴とする電圧検知回路。
2. （２）ツェナダイオードを介してベース、エミッタ間に
   制御電圧が印加されたトランジスタにてスイッチング回
   路を形成し、該トランジスタのコレクタ、エミッタ間に
   接続されたコンデンサにて誤動作防止手段を形成したこ
   とを特徴とする特許請求の範囲第１項記載の電圧検知回
   路。
3. （３）抵抗、ツェナダイオードを介してベース、エミッ
   タ間に制御電圧が印加されたトランジスタにてスイッチ
   ング回路を形成し、該トランジスタのベース、エミッタ
   間に接続されたコンデンサにて誤動作防止手段を形成し
   たことを特徴とする特許請求の範囲第１項記載の電圧検
   知回路。