JPS6334436B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、複数の指針によつて電子的に時間計
測を行う時間計測装置に関するものである。

従来の、いわゆる機械式の時間計測装置は、諸
制限によつて高い精度での計測動作が不可能であ
り、仮にそれを実現するとしても機械的に非常に
複雑になつてしまい、装置の大型化、高価格化等
を招いてしまうものであつた。

本発明は、ステツプモータと指針を複数個有し
各ステツプモータに対応する制御手段をスイツチ
により操作することにより、高い精度での時間計
測を可能とする時間計測装置を提供することにあ
る。以下、実施例に基づきその詳細を説明する。

第１図において、ケース１には、時間計測の開
始、停止を指示するためのスイツチボタン２と、
時間計測中の途中掲示および時間計測停止後のリ
セツトを指示するためのスイツチボタン３が、手
動操作可能に装着されている。一方、文字板４に
は、秒単位の計測時間を示す秒目盛５と、1/100
秒単位の計測時間を示す1/100秒目盛６と、分単
位の計測時間を示す分目盛７が設けられている。
また、文字板４の上部には、第１の表示機構に含
まれる秒針８および分針９と、第２の表示機構に
含まれ1/100秒単位で時間表示を行う副秒針１０
が設けられている。

第２図は、第１図に示したストツプウオツチの
内部を示す概略図である。図中、符号１１は、ス
イツチボタン２の操作によつてON−OFFするス
イツチで、符号１２は、スイツチボタン３の操作
によつてON−OFFするスイツチである。これら
のスイツチ１１，１２は、後述するスイツチ回路
２３に含まれるものである。一方、ストツプウオ
ツチの内部には、その他に第１のステツプモータ
１４、およびそれによつて駆動され秒針８を運針
する輪列１５を含む第１の表示機構１３と、第２
のステツプモータ１７、およびそれによつて駆動
され副秒針１０を運針する輪列１８を含む第２の
表示機構１６が設けられている。尚、分針９は、
輪列１５に連なる他の輪列（図示せず）によつて
運針されるものである。また、符号１９は、内蔵
電源としての電池である。

第３図は、本発明に従うストツプウオツチの回
路部分を示すブロツク図で、符号２０は水晶振動
子を用いた発振回路である。発振回路２０で出力
される原信号は、分周回路２１に供給され、所定
周波数の分周信号となる。符号２２は分周信号が
供給されるパルス発生回路で、三つの出力端子２
２Ａ，２２Ｂ，２２Ｃからそれぞれ１Hzの第１の
パルス信号と、100Hzの第２のパルス信号と、128
Hzの第３のパルス信号とを出力する。これら３つ
のパルス信号は第４図に波形２２ａ，２２ｂ，２
２ｃで示すように、相互に同期したものである。
また第３のパルス信号は、第１のパルス信号とは
同時に出力されない信号となつている。尚、第
１、第２、第３の各パルス信号を得るための具体
的な回路構成は、従来技術において周知であるた
め、示していない。

符号２３は第２図に示されたスイツチ１１，１
２を含むスイツチ回路で、スイツチ１１に連なる
チヤタリング防止回路２４と、その出力をクロツ
クとする立ち上がり動作のフリツプフロツプ回路
（以下、FFと略称する）２５と、スイツチ１２に
連なるチヤタリング防止回路２６と、その出力が
各々供給される一方、他方の入力側にFF２５の
Ｑ出力、Ｑ出力が各々供給される２入力のAND
回路２７，２８を有している。従つて、今、スイ
ツチ１１，１２を第５図の波形１１ａ，１２ａで
示したように操作すると、出力端子２３Ａからは
波形２３ａで示す計測開始信号、端子２３Ｂから
は波形２３ｂで示す計測停止信号、端子２３Ｃか
らは波形２３ｃで示すリセツト信号、端子２３Ｄ
からは波形２３ｄで示す途中掲示信号が出力され
る。

符号２９は入力端子２９Ａに第１のパルス信号
が供給されると共に、入力端子２９Ｂに計測開始
信号が供給される第１の駆動制御回路である。第
１の駆動制御回路２９は、詳細についは後述する
ように、入力端子２９Ｂ，２９Ｃ，２９Ｄ，２９
Ｅにそれぞれ供給される信号により、第１のステ
ツプモータ１４（第２図示）を駆動する第１の駆
動パルス、早送り駆動パルスおよび桁上げ駆動パ
ルスを出力端子２９Ｆ，２９Ｇから出力し、第１
の表示機構１３に供給する。

符号３０は、時間の計測中に途中掲示信号が入
力端子３０Ｄに入力された時、およびそれが解除
された時に、上記第１の駆動制御回路２９の出力
端子３０Ｅ，３０Ｆを介して信号を出力する第１
の制御回路である。この第１の制御回路３０に
は、上述した端子の他に、入力端子３０Ａ〜３０
Ｃが設けられていて、それぞれ第３のパルス信号
と、リセツト信号と、第１のパルス信号が供給さ
れている。

符号３１は入力端子３１Ａに第２のパルス信号
が供給され、入力端子３１Ｂ〜３１Ｉに各々供給
される信号に応答して第３のパルス信号に基づ
き、第２のステツプモータ（第２図示）を駆動す
る第２の駆動パルスを出力端子３１Ｊ，３１Ｋか
ら出力するとともに、出力端子３１Ｍ，３１Ｌは
後述する第２の制御回路に信号を出力し、出力端
子３１Ｎは第１の駆動制御回路２９に信号を出力
する第２の駆動制御回路である。

符号３２は時間の計測中に途中掲示信号が入力
端子３２Ａを介して入力された時、およびそれが
解除された場合に、第２の駆動制御回路３１を制
御する信号を出力端子３２Ｄ〜３２Ｆを介して出
力するとともに、第２の駆動制御回路３１から出
力される信号を入力端子３２Ｂ，３２Ｃに入力す
る第２の制御回路である。

次に、第６図以下の図面に基づき、第３図に示
した第１の駆動制御回路２９、第１の制御回路３
０および第２の駆動制御回路３１、第２の制御回
路３２の詳細を説明する。

第６図は、第３図に示した第１の駆動制御回路
２９と第１の制御回路３０を示すものである。第
１の駆動制御回路２９は、第１のパルス信号、お
よび計測開始信号であるスイツチ回路２３のFF
２５のＱ出力と、第１の制御回路３０から入力端
子２９Ｃを介して入力される途中掲示切換信号と
が各々供給される３入力のAND回路３３と、
AND回路３３の出力および入力端子２９Ｄを介
して入力される早送り駆動用信号と入力端子２９
Ｅからの桁上げ指令信号が供給される３入力の
OR回路３４と、前記OR回路３４の出力が供給
され、供給される信号に基づいて、第１のステツ
プモータ１４を駆動するための第１の駆動パル
ス、早送り駆動パルス、桁上げ駆動パルスといつ
た２相の駆動パルスを発生出力する駆動回路３５
とから構成されている。

一方、第１の制御回路３０は、第３のパルス信
号が一方の入力側に供給される２入力のAND回
路３６と、AND回路３６の他方の入力側にＱ出
力を供給する立ち上がり動作のFF３７と、入力
端子３０Ｄを介してクロツク端子Ｃに途中掲示信
号が供給され、そのＱ出力がFF３７のクロツク
端子Ｃに供給される立ち上がり動作のFF３８と、
FF３８のＱ入力と入力端子３０Ｃを介して第１
のパルス信号が供給される２入力のAND回路３
９と、入力端子３０Ｂを介したリセツト信号と、
入力端子３０Ｄを介した途中掲示信号と、後述す
る一致検出回路４４からの一致信号が供給される
３入力のOR回路４０と、AND回路３６の出力が
クロツク端子CLに供給される一方、OR回路４０
の出力がリセツト端子Ｒに供給される60進の第１
の計数カウンタ４１と、リセツト信号および一致
信号が供給される２入力のOR回路４２と、AND
回路３９の出力がクロツク端子CLに供給される
と共に、OR回路４２の出力がリセツト端子Ｒに
供給される60進の第１の計測時間記憶カウンタ４
３と、各カウンタ４１，４３の各ビツト出力が共
に供給される第１の一致検出回路４４とから構成
されている。

尚、第１の一致検出回路４４は、カウンタ４
１，４３の計数内容が一致すると同時にパルス状
の一致信号を出力する回路構成を成したものであ
る。

かかる構成を成した第１の駆動制御回路２９お
よび第１の制御回路３０の動作を、３つの場合、
即ちスタート、ストツプ、リセツトと、スター
ト、ストツプ、スタート、ストツプ、リセツト
と、スタート、途中掲示、途中掲示解除、ストツ
プ、リセツトに分けて説明する。

まず、第１の場合において、スイツチ１１およ
びスイツチ１２を、第７図の波形１１ａ，１２ａ
に示すように操作する。この操作に伴いスイツチ
回路２３の出力端子２３Ａ，２３Ｃからは、波形
２３ａ，２３ｃで示す計測開始信号、およびリセ
ツト信号が出力される。また、第１、第２、第３
のパルス信号はスタートのスイツチ操作に同期さ
れ、例えば秒信号である１Hzの第１のパルス信号
はスタート後１秒後に出力されるよう同期させる
ことは言うまでもない。

波形２２ａは入力端子２９Ａに入力される１Hz
の第１のパルス信号、波形２２ｃは入力端子３０
Ａに入力される128Hzの第３のパルス信号である。
ところで、第１の制御回路３０においては、上述
した計測開始信号、第１のパルス信号、第３のパ
ルス信号が供給されても、FF３７、FF３８は動
作しない。従つて途中掲示切換信号であるFF３
８の出力は論理「１」であり、AND回路３６
の出力は論理「０」のままである。このため、波
形２３ａで示す計測開始信号が、論理「１」にな
ると、AND回路３３の出力は、波形３３ａで示
すように第１のパルス信号を出力するようにな
り、駆動回路３５からは、波形２９ｆ，２９ｇで
示すような１秒運針のための第１の駆動パルスが
出力され、第１の表示機構１３に供給される。し
かる後に、ストツプのスイツチ操作により波形２
３ａで示す計測開始信号の入力が解除され論理が
「０」になると、AND回路３３の入力のうち１つ
が「０」となり、その結果第１のパルス信号は
AND回路３３から出力されなくなり、第１の駆
動パルスの出力は停止する。その後、波形１２ａ
に示すリセツト信号の出力と同時に秒針８（第１
図示）は、図示していない機械的機構により０位
置に強制的に復帰される。

次に第２の場合においては、スイツチ１１，１
２の操作は、第８図の波形１１ａ，１２ａのよう
になり、また、スイツチ回路２３における出力端
子２３Ａ，２３Ｃからは、波形２３ａ，２３ｃで
示す計測開始信号およびリセツト信号が出力され
る。従つて、第１の場合と同様に、第１の制御回
路３０のFF３７，３８は動作しない。このため、
AND回路３３からは計測開始信号の入力により
波形３３ａで示す１Hzの第１のパルス信号に出力
され、出力端子２９Ｆ，２９Ｇには駆動回路３５
により波形２９ｆ，２９ｇで示す第１の駆動パル
スが出力される。また、スタートからストツプの
間の時間が各々１秒以下で、積算すると１秒以上
となる場合は、後述する1/100秒を計測する第２
の駆動制御回路３１により、その分を積算して桁
上げ指令信号を入力端子２９Ｅに出力するように
している。尚、リセツト動作に関しては第１の場
合と同様である。

次に、第３の場合、即ち所定の時間を計測して
いる間に途中経過時間を知りたい場合には、スイ
ツチ１１を一度操作した後、スイツチ１２を操作
する。この操作態様は、例えば第９図の波形１１
ａ，１２ａで示すようになる。この操作に伴いス
イツチ回路２３の出力端子２３Ａ，２３Ｃ，２３
Ｄからは波形２３ｄ，２３ｃ，２３ｄで示す計測
開始信号、リセツト信号、途中掲示信号が出力さ
れる。波形２３ａで示す計測開始信号が入力され
論理「１」になり、途中掲示信号（波形２３ｄ）
が入力されるまでは、上述した第１、第２の場合
と同様の動作を行うが、途中掲示信号が入力され
ることによつて、途中掲示切換信号であるFF３
８の出力は波形３８で示すように、論理
「０」に変わり、第１の駆動制御回路２９への入
力は解除される。これによつて、AND回路３３
からは、第１のパルス信号が出力されなくなり、
秒針８（第１図示）は停止する。この状態におい
て、秒針８の示す値を読むことにより、計時開始
信号の入力から途中掲示信号が入力されるまでの
間の途中経過時間を知ることができる。一方、
FF３８のＱ出力によつて、AND回路３９からは
波形３９ａで示すように入力端子３０Ｃに入力さ
れる第１のパルス信号が出力され、第１の計測時
間記憶カウンタ４３によつて計数される。第１の
計測時間記憶カウンタ４３は秒針８が停止してい
る間、すなわち途中時間を掲示している時間を計
測するものである。今、途中掲示信号の入力から
10秒経過して第１の計測時間記憶カウンタ４３の
計数内容が「10」になつた時、スイツチ１２を再
度操作すると、途中掲示信号が再度入力してFF
３８の出力は反転し、途中掲示切換信号である
出力は論理「１」となり、第１の駆動制御回路２
９のAND回路３３からは再び第１のパルス信号
が出力される。また、Ｑ出力は、論理「０」に復
帰し、このFF３８のＱ出力の変化に伴いFF３７
のＱ出力は、波形３７Ｑで示すように、論理
「１」となる。これによつて、AND回路３６から
は、入力端子３０Ａから入力される128Hzの第３
のパルス信号（波形３６ａ）が出力される。この
第３のパルス信号は、出力端子３０Ｆから早送り
駆動用信号として、第１の駆動制御回路２９の入
力端子２９ＤからOR回路３４に供給されて第１
のステツプモータ１４を128Hzで駆動する早送り
駆動パルスとなる一方、第１の計数カウンタ４１
によつて計数される。第１の計数カウンタ４１の
計数内容が「10」になると、第１の計測時間記憶
カウンタ４３の内容と一致する。この一致に応答
して第１の一致検出回路４４は、一致信号（波形
４４ａ）を出力し、各カウンタ４１，４３をリセ
ツトすると共にFF３７をリセツトし、AND回路
３６からの第３のパルス信号の出力を停止する。
これによつて、途中掲示時間の遅れを128Hzの早
送りで取り戻すことができる。尚、上記秒針８の
早送り中に、AND回路３３を介して第１のパル
ス信号が駆動回路３５に供給されることがある
が、この第１のパルス信号の発生時には、第４図
の波形２２ｃに示したように128Hzのクロツクパ
ルスは発生しない。従つて、早送り中の時間遅れ
は実質的に不都合とはならない。しかる後に、ス
イツチ１１およびスイツチ１２を操作することに
よつて、計測の停止、およびリセツトをすること
ができるが、この動作は、上述した第１、第２の
場合と同様である。

第１０図は、第３図に示した第２の駆動制御回
路３１と、第２の制御回路３２を示すものであ
る。第２の駆動制御回路３１は、入力端子３１Ａ
から入力され100Hzの第２のパルス信号、計測開
始信号として入力端子３１Ｂから入力されるスイ
ツチ回路２３のFF２５のＱ出力、および入力端
子３１Ｇから後述する計測制御信号が供給される
３入力のAND回路４５と、入力端子３１Ｃを介
した第１のパルス信号および後述するFF５４の
Ｑ出力が供給される２入力のAND回路４６と、
入力端子３１Ｄからの計測停止信号と入力端子３
１Ｅからの128Hzの第３のパルス信号と後述する
FF５１のＱ出力が供給される３入力のAND回路
４７と、前記第３のパルス信号および後述する
FF５２のＱ出力が供給される２入力のAND回路
４８と、前記第３のパルス信号および入力端子３
１Ｈから後述する途中掲示指令信号が供給される
２入力のAND回路４９と、前記第３のパルス信
号および入力端子３１Ｉから後述する途中掲示解
除指令信号が供給される２入力のAND回路５０
を備えている。更に、この第２の駆動制御回路３
１は、上記回路の他に、入力端子３１Ｂからの計
測開始信号がクロツク端子Ｃに供給される立ち上
がり動作のFF５１と、入力端子３１Ｆからのリ
セツト信号がクロツク端子Ｃに供給される立ち上
がり動作のFF５２と、FF５１のＱ出力が一方の
入力端子に供給され、その出力がFF５１のリセ
ツト端子Ｒに供給される２入力のAND回路５３
と、入力端子３１Ｉを介して途中掲示解除指令信
号がクロツク端子Ｃに供給されAND回路４６の
出力がリセツト端子Ｒに入力される立ち下がり動
作のFF５４と、AND回路４６の出力および入力
端子３１Ｆからのリセツト信号が供給される２入
力のOR回路５５と、AND回路４７〜５０の各出
力が供給される４入力のOR回路５６と、AND回
路４５の出力がクロツク端子CLに供給されると
共に、OR回路５５の出力がリセツト端子Ｒに供
給される100進の第２の計測時間記憶カウンタ５
７と、OR回路５６の出力が供給され、それに基
づいて第２のステツプモータ１７（第２図示）を
駆動する２相の第２の駆動パルスを発生出力する
駆動回路５８と、OR回路５６の出力がクロツク
端子CLに供給され、その計数内容が「０」にな
るタイミングでカウントアツプ信号を発生する出
力端子５９Ａを有した100進の第２の計数カウン
タ５９と、各カウンタ５７，５９の各ビツト出力
が共に供給され、各カウンタのカウント内容の一
致を検出して一致信号を出力する第２の一致検出
回路６０と、カウンタ５９の出力端子５９Ａの出
力およびFF５１のＱ出力を入力し、出力端子３
１Ｎに桁上げ指令信号を出力する２入力のAND
回路６１とを備えている。尚、第２の一致検出回
路６０から出力される一致信号は、AND回路５
３の残る入力端子と出力端子３１Ｌに供給され
る。また、カウンタ５９の出力端子５９Ａからの
カウントアツプ信号は、FF５２のリセツト端子
Ｒに供給されると共に、出力端子３１Ｍを介して
第２の制御回路３２の入力端子３２Ｃに供給され
る。

一方、第２の制御回路３２は、入力端子３２Ａ
から入力される途中掲示信号が一方の入力端子に
供給される２入力のOR回路６２と、OR回路６
２の出力がクロツク端子CLに供給され、Q0ビツ
トの出力が計測制御信号として出力端子３２Ｄを
介して第２の駆動制御回路３１の入力端子３１Ｇ
へ、Q1ビツトの出力が途中掲示指令信号として
出力端子３２Ｅを介して第２の駆動制御回路３１
の入力端子３１ＨへQ3ビツトの出力が途中掲示
解除指令信号として出力端子３２Ｆを介して第２
の駆動制御回路３１の入力端子３１Ｉに出力され
る４ビツトのリングカウンタ６３と、リングカウ
ンタ６３のQ1ビツトの出力および入力端子３２
Ｂからの一致信号が供給され、その出力がOR回
路６２の残る入力端子に供給される２入力の
AND回路６４とから構成されている。尚、入力
端子３２Ｃから入力されるカウントアツプ信号
は、リングカウンタ６３のリセツト端子Ｒに供給
され、また、このリセツトによつてリングカウン
タ６３のQ0ビツトの論理が、「１」になるもので
ある。

かかる構成をなした第２の駆動制御回路３１お
よび第２の制御回路３２の動作を、前記した第１
の駆動制御回路２９と第１の制御回路３０と同様
に、３つの場合に分けて説明する。

まず、第１の場合において、スイツチ１１，１
２の操作態様は、第１１図における波形１１ａ，
１２ａに示すようになる。この操作によつて、ス
イツチ回路２３の出力端子２３Ａ，２３Ｂ，２３
Ｃからは、波形２３ａ，２３ｂ，２３ｃに示す計
測開始信号、計測停止信号、リセツト信号が出力
される。一方、第２の制御回路３２は、途中掲示
信号が供給されないため、リングカウンタ６３の
Q0ビツトの論理は「１」のままで計測制御信号
が出力されている状態である。そこで、まず、計
測開始信号（波形２３ａ）が出力されると、
AND回路４５から波形４５ａで示す100Hzの第２
のパルス信号が出力される。この第２のパルスス
信号は、第２の計測時間記憶カウンタ５７によつ
て計数されるが、その計数内容は、１秒間に
「０」から最大「99」まで変化し、それを繰り返
す。そこで今、第２の計測時間記憶カウンタ５７
の計数内容が、例えば「34」に達した時、スイツ
チ１１を再度操作したとする。これによつて、計
測開始信号の入力が解除され、入力端子３１Ｂが
論理「０」になると共に、計測停止信号が入力さ
れて入力端子３１Ｄが論理「１」となり、計測開
始信号の解除により立ち下がり動作をするFF５
１のＱ出力（波形５１Ｑ）が論理「１」となり
AND回路４７に入力される。これによつて、OR
回路５６からは早送り用の第３のパルス信号が波
形５６ａで示すように出力される。この第３のパ
ルス信号は、駆動回路５８に供給される一方、第
２の計数カウンタ５９にも供給される。これによ
つて駆動回路５８は第２の駆動パルスを第２の表
示機構１６に出力し、第２のステツプモータ１７
を駆動して、副秒針１０を運針する。一方、第２
の一致検出回路６０は、第２の計測時間記憶カウ
ンタ５７の計数内容「34」と第２の計数カウンタ
５９の計数内容とが一致することに応答して、一
致信号（波形６０ａ）を発生する。この一致信号
により、FF５１はリセツトされＱ出力は論理
「０」となり、OR回路５６からの第３のパルス
信号の出力が停止される。即ち、計測停止信号の
入力によつて、副秒針１０が128Hzの第３のパル
ス信号による第２の駆動パルスで早送りされて、
計測開始信号の入力から計測停止信号の入力まで
の間に、第２のパルス信号である100Hzの信号が
第２の計測時間記憶カウンタ５７で計数された内
容を表示するものであり、スイツチボタン２を再
度操作した後に、副秒針１０により1/100秒の単
位である0.34秒を読み取ることができる。次に、
スイツチボタン３を操作し、リセツト信号（波形
２３ｃ）を発生させると、FF５２のＱ出力（波
形５２Ｑ）が論理「１」となる。これによつて
128Hzの第３のパルス信号はAND回路４８とOR
回路５６とを介して第２の計数カウンタ５９に再
び供給される。第２の計数カウンタ５９は、この
第３のパルス信号を計数して、計数内容がオール
「０」になる66個パルスが入力された時のタイミ
ングで出力端子５９Ａよりカウントアツプ信号
（波形５９ａ）を発生し、FF５２をリセツトす
る。一方、OR回路５６を介して出力される前記
第３のパルス信号は、第２の計数カウンタ５９の
計数内容がオール「０」になるまで、駆動回路５
８にも供給され、駆動回路５８に供給された66個
の第３のパルス信号は、すでに0.34秒を表示して
いる第２の表示機構に第２の駆動パルスとして入
力し、これにより副秒針１０は0.66秒分だけ駆動
されて零帰動作を行なう。また、上記リセツト信
号はOR回路５５を介して第２の計測時間記憶カ
ウンタ５７のリセツト端子にも入力され、第２の
計測時間記憶カウンタ５７の内容もリセツトされ
る。

次に、第２の場合においては、スイツチ１１，
１２の操作は、第１２図の波形１１ａ，１２ａの
ようになり、また、スイツチ回路２３における出
力端子２３Ａ，２３Ｂ，２３Ｃからは波形２３
ａ，２３ｂ，２３ｃで示す計測開始信号、計測停
止信号、リセツト信号が出力される。従つて、最
初の計測開始信号の入力後、第２の一致検出回路
６０から最初の一致信号（波形６０ａ）が出力さ
れるまでの間の各部の動作は、第１の場合と同様
である。この時第２の計測時間記憶カウンタ５７
の計数内容が、例えば「34」（0.34秒）であると、
第２の計数カウンタ５９の計数内容も「34」であ
る。またFF５１，５２の各Ｑ出力は論理「０」
である。この状態で計測開始信号が再度端子３１
Ｂに供給されると、第２の計測時間記憶カウンタ
５７にはAND回路４５から100Hzの第２のパルス
信号が再び入力して計数を再開する。そして次の
計測停止信号を1.50秒の後に入力したとすると、
100進カウンタである第２の計測時間記憶カウン
タ５７の計数内容は、計測を開始してから0.66秒
後に「０」となり、計測停止信号の入力時、即ち
1.50秒後には「84」となる。前記計測停止信号の
入力によつて128Hzの第３のパルス信号がAND回
路４７およびOR回路５６を介して第２の計数カ
ウンタ５９に出力されるが、50個のパルス信号が
入力し第２の計数カウンタ５９の計数内容が第２
の計測時間記憶カウンタ５７と同じ「84」になる
と第２の一致検出回路６０から一致信号（波形６
０ａ）を発生する。そして第２の計数カウンタ５
９と同様に駆動回路５８にも50個のパルスが供給
され、それは第２の駆動パルスとなり、副秒針１
０は0.84秒を表示する。その後、更に計数を開始
した後、今度は計測停止信号が1.60秒の後に入力
したとする。この時、第２の計測時間記憶カウン
タ５７の計数内容は計測を開始してから0.16秒後
に「０」となり、計測停止信号の入力時、即ち、
1.60秒後には「44」となつている。前記計測停止
信号の入力によつて、第２の計数カウンタ５９及
び駆動回路５８には128Hzの第３のパルス信号が
供給されるが、16個のパルスが供給されて第２の
計数カウンタ５９の計数内容が「84」から「０」
になつた時に、カウンタ５９は出力端子５９Ａか
らカウントアツプ信号を発生する。この時、FF
５１のＱ出力は論理「１」である。従つてAND
回路６１から波形６１ａで示す桁上げ指令信号が
出力され、この桁上げ指令信号は第６図に示した
第１の駆動制御回路２９の入力端子２９Ｅに供給
されOR回路３４に供給される。この桁上げ指令
信号は秒針８を１秒運針する桁上げ駆動パルスと
なる。この第２の場合が、スタートとストツプを
繰り返す時間の総和を計測する積算計として動作
し、各カウンタ５７，５９が1/100秒の単位の総
和を計測し、その総和が１秒分を越えた時に１秒
桁へ桁上げ指令信号を出力する構成であることが
理解されよう。

第３の場合、即ち所定の時間を計測している間
に途中経過時間を知りたい場合には、スイツチ１
１を一度操作し、時間計測を開始した後に、スイ
ツチ１２を操作する。この操作態様は、前出の第
９図に示したものと同様、第１３図に波形１１
ａ，１２ａで示すようになる。これらのスイツチ
操作に伴い、スイツチ回路２３の出力端子２３Ａ
〜２３Ｄからは、波形２３ａ，２３ｂ，２３ｃ，
２３ｄで示す計測開始信号、計測停止信号、リセ
ツト信号、途中掲示信号が出力される。最初の計
測開始信号が出力されてから、最初の途中掲示信
号が出力されるまでは、第１、第２の場合の初期
状態と同様の動作を行うが、途中掲示信号が第２
の制御回路３２の入力端子３２Ａに入力される
と、OR回路６２を介してリングカウンタ６３の
クロツク端子CLに入力され、リングカウンタ６
３のQ0の出力の計測制御信号Ｑ０ａは論理「０」
に変わり、Q1の出力の途中掲示指令信号Ｑ１ａ
が論理「１」に変わる。前記計測制御信号出力の
解除によりAND回路４５の出力は波形４５ａに
示すように、100Hzの第２のパルス信号が出力さ
れない状態となる一方、途中掲示指令信号の出力
によりAND回路４９を介してOR回路５６から
は、今度は波形４９ａで示す128Hzの第３のパル
ス信号が出力される。ここで、スイツチ１２を操
作して途中掲示信号が出力された時が、計測開始
信号が出されてから11.34秒後であつたとすると、
途中掲示信号が出力された時点で、第２の計測時
間記憶カウンタ５７の内容は「34」になつてい
る。

従つて、第２の計数カウンタ５９にAND回路
４９およびOR回路５６を介して第３のパルス信
号の34個のパルスが供給されると、第２の一致検
出回路６０は波形６０ａに示す一致信号を出力す
る。一致信号は、AND回路６４およびOR回路６
２を介してリングカウンタ６３にクロツクパルス
として供給される。このクロツクパルスによつ
て、リングカウンタ６３では、波形Ｑ２ａで示す
Q2出力だけが論理「１」となり、他のQ0、Q1、
Q3の出力は論理「０」となる。そして、Q1出力
の途中掲示指示信号が論理「１」の間にOR回路
５６から駆動回路５８に供給される第３のパルス
信号の34個のパルスによる第２の駆動パルスによ
つて副秒針１０は運針され、0.34秒を表示する。
このように、スイツチ１１を操作し、その後、ス
イツチ１２を操作することによつて、途中経過時
間を容易に、しかも精度よく読み取ることができ
る。この途中経過時間を読み取ると、次にこれを
解除する必要がある。この場合には再びスイツチ
１２を操作する。このことによつて、途中掲示信
号が再び出力され、リングカウンタ６３は更にシ
フトし、今度はQ3出力の途中掲示解除指令信号
（波形Ｑ３ａ）のみが論理「１」となる。前記途
中掲示解除指令信号の出力に応答して、AND回
路５０から波形５０ａで示す128Hzの第３のパル
ス信号が出力され、OR回路５６を介して第２の
計数カウンタ５９および駆動回路５８に供給され
る。第２の計数カウンタ５９は、第３のパルス信
号の66個のパルスが入ると、出力端子５９Ａから
カウントアツプ信号（波形５９ａ）を発生し、リ
ングカウンタ６３をリセツトすることにより、
Q3出力の途中掲示解除指令信号を論理「０」に
し、Q0出力の計測制御信号を論理「１」に変化
させる。この66個のパルスは、駆動回路５８にも
入力され副秒針１０を運針する第２の駆動パルス
となり、副秒針１０を零帰する。一方、リングカ
ウンタ６３のQ3出力の途中掲示解除指令信号が
論理「１」から「０」に変化すると、FF５４の
Ｑ出力（波形５４Ｑ）は論理「１」となる。この
状態となつてから出力端子３１Ｃから入力される
１Hzの第１のパルス信号の最初のパルスはAND
回路４６を介してFF５４をリセツトするととも
にOR回路５５を介して第２の計測時間記憶カウ
ンタ５７をリセツトする。これにより第２の計測
時間記憶カウンタ５７は初期の計数状態、即ち、
正規の1/100秒を計数する状態に戻る。尚、途中
掲示解除指令信号の出力後、ある程度スイツチ操
作できない時間が存在するが、途中経過時間の記
録時間等を考慮すると、事実上の不都合とはなら
ない。次に、スイツチ１１を操作すると、計測停
止信号が出力されるとともに計測開始信号の入力
が解除され第２の計測時間記憶カウンタ５７は計
測を停止するが、以下の動作は、第１、第２の場
合と同様である。

このように、本発明に従うストツプウオツチ
は、秒単位以下の時間計測を行うための第２の表
示機構１６およびそれを駆動する第２の駆動制御
回路３１を備えているため、容易に1/100秒の精
度で時間計測を行うことができる。また、この計
測内容を読み取る場合にも、ステツプモータ１７
によるステツプ駆動の表示であるため読み取り誤
差を完全に除去することが可能である。更に、第
１、第２の制御回路３０，３２を備えているた
め、計測中の途中経過時間の表示が、スイツチ操
作によつて容易に行うこともできる。また、時間
の計測中は、副秒針１０の駆動が行われないこと
も電力の浪費を防止する上で極めて効果的であ
る。一方、例えば、スタート、ストツプの繰り返
し操作、即ち、積算計測は、説明をわかりやすく
するために３度の場合を示したが、同様の操作を
複数回繰り返すことや、途中掲示の繰り返しも可
能なことは理解され得よう。尚、図面では示され
ていないが、分周回路２１はスイツチ１１の操作
に伴う計測開始信号の立ち上がり時にリセツトさ
れる回路構成をなしたものである。

以上ように、本発明に従う時間計測装置は、従
来の機械式の時間計測装置とは基本的にその機構
が異なり、複雑な機械部分を減らし、かつ高精度
の計測が可能となる。また、従来のステツプモー
タが１つだけの電子式時間計測装置に比べ、本発
明では複数のステツプモータを同一のスイツチで
制御して各種計時動作が行えるため、そこから得
られる時間情報は格段に多くなり、その有用性は
多大なものになる。

【図面の簡単な説明】

第１図は本発明の時間計測装置の一実施例を示
す外観図、第２図は第１図の実施例の内部を示す
概略図、第３図は本発明に従う時間計測装置のブ
ロツク図、第４図は第３図に示したパルス発生回
路から出力される信号の波形図、第５図は第３図
に示したスイツチ回路の動作を説明するための波
形図、第６図は第１の駆動制御回路と第１の制御
回路の一具体例を示す回路図、第７図、第８図及
び第９図は第６図の回路の動作を説明するための
タイムチヤート、第１０図は第２の駆動制御回路
と第２の制御回路の一具体例を示す回路図、第１
１図、第１２図及び第１３図は第１０図の回路の
動作を説明するためのタイムチヤートである。 ８……秒針、１０……副秒針、１１，１２……
スイツチ、１３……第１の表示機構、１４……第
１のステツプモータ、１６……第２の表示機構、
１７……第２のステツプモータ、２３……スイツ
チ回路、２９……第１の駆動制御回路、３０……
第１の制御回路、３１……第２の駆動制御回路、
３２……第２の制御回路、３５，３８……駆動回
路、４１，４３，５７，５９……カウンタ、６３
……リングカウンタ。

Claims (1)

1. 【特許請求の範囲】 １ 発振回路と、前記発振回路の出力信号を入力
   する分周回路と、前記分周回路の出力信号を入力
   して計時用の第１のパルス信号と前記第１のパル
   ス信号よりも短い周期の第２のパルス信号および
   早送り用の第３のパルス信号を出力するパルス発
   生回路と、 スイツチの操作により計測開始信号、計測停止
   信号、リセツト信号、および途中掲示信号を発生
   するスイツチ回路と、 前記計測開始信号の入力により前記第１のパル
   ス信号の周期に基づく第１の駆動パルスを出力
   し、前記計測開始信号の解除もしくは前記途中掲
   示信号の第１回目の入力による第１の制御回路か
   ら出力される途中掲示切換信号の解除により前記
   第１の駆動パルスの出力を停止する第１の駆動制
   御回路と、 前記途中掲示信号の第１回目の入力により前記
   途中掲示切換信号を解除するとともに前記第１の
   パルス信号を第１の計測時間記憶カウンタへ入力
   し、前記途中掲示信号の第２回目の入力により前
   記途中掲示切換信号を出力し、かつ前記第３のパ
   ルス信号を第１の計数カウンタへ入力するととも
   に前記第１の駆動制御回路に前記第３のパルス信
   号の周期に基づく早送り駆動パルスを出力させる
   早送り駆動用信号を出力し、前記第１の計測時間
   記憶カウンタと第１の計数カウンタの計数内容の
   一致を検出する第１の一致検出回路から出力され
   る一致信号により前記早送り駆動用信号の出力を
   停止し、前記リセツト信号の入力により前記第１
   の計測時間記憶カウンタと第１の計数カウンタを
   リセツトする第１の制御回路と、 第１のステツプモータを有し、前記第１の駆動
   制御回路から出力される前記第１の駆動パルスと
   早送り駆動パルスにより計測時間を指針で表示す
   る第１の表示機構と、 前記計測開始信号の入力により前記第２のパル
   ス信号を第２の計測時間記憶カウンタへ入力し、
   前記途中掲示信号の第１回目の入力で第２の制御
   回路から出力される計測制御信号の解除により前
   記第２のパルス信号の入力を停止し、かつ前記第
   ２の制御回路から出力される途中掲示指令信号の
   入力により前記第３のパルス信号を第２の計数カ
   ウンタへ入力するとともに前記第３のパルス信号
   の周期に基づく第２の駆動パルスを前記第２の計
   測時間記憶カウンタと第２の計数カウンタの計数
   内容の一致を検出する第２の一致検出回路から出
   力される一致信号が出力され前記途中掲示指令信
   号が解除されるまで出力し、前記リセツト信号の
   入力もしくは前記途中掲示信号の第２回目の入力
   による前記第２の制御回路から出力される途中掲
   示解除指令信号の入力により前記第２の計数カウ
   ンタの計数内容が零となつた時に出力されるカウ
   ントアツプ信号が出力されるまで前記第３のパル
   ス信号を前記第２の計数カウンタに入力するとと
   もに前記第２の駆動パルスを出力し、前記カウン
   トアツプ信号の出力により前記第２の制御回路か
   ら入力される前記計測制御信号と前記計測開始信
   号の入力によつて前記第２のパルス信号を前記第
   ２の計測時間記憶カウンタへ入力し、前記計測開
   始信号の解除により前記第２のパルス信号の入力
   を停止し、前記計数開始信号の解除および前記計
   数停止信号の入力により前記第３のパルス信号を
   前記第２の計数カウンタへ入力するとともに前記
   第２の駆動パルスを前記一致信号が出力されるま
   で出力し、前記カウントアツプ信号の出力により
   前記第１の駆動制御回路に桁上げ駆動パルスを出
   力させる桁上げ指令信号を出力する第２の駆動制
   御回路と、 前記途中掲示信号と前記第２の駆動制御回路か
   ら出力される一致信号をクロツク端子に入力し、
   ０ビツト目の出力を前記計測制御信号、１ビツト
   目の出力を前記途中掲示指令信号、３ビツト目の
   出力を前記途中掲示解除指令信号とし、前記カウ
   ントアツプ信号をリセツト端子に入力するリング
   カウンタを有し、前記途中掲示信号の第１回目の
   入力により前記計測制御信号を解除するとともに
   前記途中掲示指令信号を出力し、前記第２の駆動
   制御回路から出力される一致信号の入力により前
   記途中掲示指令信号を解除し、前記途中掲示信号
   の第２回目の入力により前記途中掲示解除指令信
   号を出力し、前記カウントアツプ信号の出力によ
   り前記途中掲示解除指令信号を解除するとともに
   前記計測制御信号を出力する第２の制御回路と、 第２のステツプモータを有し、前記第２の駆動
   制御回路から出力される前記第２の駆動パルスに
   より前記第１の表示機構よりも小さい単位の計測
   時間を指針で表示する第２の表示機構を備えたこ
   とを特徴とする時間計測装置。