JPS6333465B2 - - Google Patents

Description

【発明の詳細な説明】

この発明はけい線記録制御装置に関し、たとえ
ばインクジエツトプリンタやワイヤドツトプリン
タなどの記録装置によつてけい線パターンを記録
するけい線記録制御装置に関する。 たとえば、従来のインクジエツトプリンタにお
いては、縦複数ビツト、横複数ビツトから成るキ
ヤラクタパターンをたとえばROMに記録してお
き、そのようなROMからキヤラクタパターンデ
ータを読出して記録紙上に記録する方式が用いら
れている。このようなインクジエツトプリンタな
どを用いた文章編集装置やデータ処理装置などに
おいて、記録したキヤラクタをけい線で囲んだり
あるいはアンダラインとして記録するような作表
記録機能を要求される場合がある。このために、
従来は縦複数ビツト、横複数ビツトから成るキヤ
ラクタパターンの記録領域にけい線を記録してお
き、そのようなけい線を記録紙上に記録するとき
には、けい線を記憶しているキヤラクタパターン
データを連続的に読出し、文字を囲んだりあるい
は１つの線としてのアンダラインを記録してい
た。ところが、キヤラクタパターンデータを連続
的に読出して、それぞれのパターンを隣接して記
録すると、キヤラクタ同士が接近してしまい見に
くくなる。そのため、ROMの縦複数ビツト、横
複数ビツトから成るキヤラクタパターン記録領域
のほぼ2/3程度の大きさにキヤラクタパターンを
記録しておき、残り部分を隣接するキヤラクタと
の空白部分とする必要があつた。そのために、キ
ヤラクタパターンを記憶するROMの記憶容量を
大きくしなければならないという問題点があつ
た。 それゆえに、この発明の主たる目的は、キヤラ
クタパターンを記憶するメモリの記憶容量を少な
くすることができてしかも任意にけい線パターン
を記録し得るけい線記録制御装置を提供すること
である。 この発明を要約すれば、第１および第２の方向
にそれぞれ複数ビツトからなる複数の領域がキヤ
ラクタパターン記録領域として定められ、それぞ
れのキヤラクタパターン記録領域の間には複数ビ
ツトからなる空白領域が設けられていて、記憶手
段にはキヤラクタパターン記録領域に相当する記
憶領域にけい線パターンデータが予め記憶され、
第１および第２の方向の少なくとも一方に延びる
けい線パターンの記録の継続を表わす継続コード
が継続コード検知手段によつて検知されたことに
応じて、複数ビツトの空白領域を示す空白領域信
号とけい線パターンの第１および第２の方向のい
ずれか一方の記録位置を示す記録位置信号とに基
づいて、各キヤラクタパターン記録領域の空白領
域に、記録したけい線パターンに連なるパターン
を記録手段によつて記録させるように構成したも
のである。 この発明の上述の目的およびその他の目的と特
徴は以下に図面を参照して行なう詳細な説明から
一層明らかとなろう。 第１図ないし第３図はこの発明の原理を説明す
るための図解図である。この発明の一実施例で
は、第１図に示すように、第１の方向（垂直方
向）に24ビツト、第２の方向（水平方向）に24ビ
ツトで囲まれた領域が１文字のキヤラクタパター
ン記録領域ARとして定められている。そして、
各キヤラクタパターン記録領域ARの間には、水
平方向４ビツトおよび垂直方向24ビツトの空白領
域SPが設けられている。そして、後述の第４図
に示す記憶手段としてのキヤラクタパターン発生
器２には、キヤラクタパターン記録領域ARに相
当する垂直方向24ビツトおよび水平方向24ビツト
の記録領域が複数設けられていて、それぞれの記
録領域に各種キヤラクタパターンが記憶されてい
る。また、このキヤラクタパターン発生器２に
は、下記の論理表に示す複数種類のけい線パター
ンが記憶されている。

【表】

【表】 そして、水平方向24ビツト、垂直方向24ビツト
の１つのキヤラクタパターンを記録する場合に
は、第２図に示すように水平方向１ビツト目を垂
直方向に24ビツト分記録し、次に水平方向24ビツ
ト目を垂直方向に24ビツト分記録する。水平方向
24ビツト目を垂直方向に24ビツト分記録すると、
空白領域の１ビツト目を順次垂直方向に24ビツト
分記録する。 さらに、たとえば記録したキヤラクタを囲むよ
うにけい線を記録する場合には、キヤラクタパタ
ーン発生器２に記憶しているけい線パターンデー
タを読出して第３図に示すように記録する。この
場合、けい線パターンは水平方向24ビツトの記録
領域ARにのみ記録され、空白領域SPにはキヤラ
クタパターン発生器２から読出したけい線パター
ンデータによつてけい線を記録することができな
い。このために、この発明では、空白領域SPに
も、けい線パターンを記録して所定のキヤラクタ
パターン記録領域に記録したけい線パターンを結
んでけい線を連続的に記録する。この場合、空白
領域にけい線を記録するのは、論理表に示すNo.
１、４、５、８、９、10、11のけい線パターンデ
ータが読出されたとき、すなわち継続コードが論
理「１」である場合のみであり、その他のけい線
パターンデータが読出されたときには、空白領域
SPのけい線の記録を行なわない。 第４図はこの発明の一実施例のブロツク図であ
る。構成において、キヤラクタコードメモリ１
は、前述の論理表に示すようなけい線パターンの
アドレスコードや図示しない、各種キヤラクタパ
ターンのアドレスコードをキヤラクタコードとし
て記憶するものである。このキヤラクタコードメ
モリ１から読出されたキヤラクタコードは前記キ
ヤラクタパターン発生器２と継続コードを検知す
るデコーダ３とに与えられる。キヤラクタパター
ン発生器２はキヤラクタコードに対応して前記論
理表に示すようなけい線パターンデータや各種キ
ヤラクタパターンデータを記録している。デコー
ダ３は論理表に示すけい線パターンのうちNo.１、
４、５、８、９、10、11のけい線パターンの継続
コードが読出されたことを検知するものである。 キヤラクタパターン発生器２に関連して第１の
計数手段としての垂直カウンタ４と第２の計数手
段としての水平カウンタ５とが設けられる。そし
て、キヤラクタパターン発生器２に記憶されてい
るキヤラクタパターンデータは、垂直カウンタ４
によつて垂直方向のアドレスが指定されかつ水平
カウンタ５によつて水平方向のアドレスが指定さ
れることによつて、読出される。この読出された
キヤラクタパターンデータは複数ドツトから成
り、けい線パターンデータとしての各ドツト信号
はキヤラクタパターン発生器２の各アドレスに対
応する位置にドツトが記録されていれば論理
「１」を出力し、ドツトが無ければ論理「０」を
出力する。 垂直カウンタ４はキヤラクタパターン発生器２
の垂直方向24ビツトのアドレスを順次指定して走
査を行なうものであり、パルス信号発生手段とし
てのパルス発生器９から発生された基準パルスに
基づいて、タイミング制御部８で所定周期毎に発
生されるタイミング信号ｓ３を順次計数する。こ
の垂直カウンタ４は数値24を計数する毎に桁上信
号を発生して水平カウンタ５に与える。また、垂
直カウンタ４は水平方向に延びるけい線パターン
の垂直方向のアドレス信号を発生する。すなわ
ち、けい線パターンがキヤラクタパターン記録領
域のほぼ中央部に記録されるものとすれば、たと
えば垂直方向のほぼ中央部の２ビツト分のアドレ
ス信号を発生してANDゲート１４に与える。な
お、タイミング制御部８は垂直カウンタ４から水
平カウンタ５に桁上信号を与えるタイミングに同
期したｓ１信号をパルスモータ制御部１０に与え
る。パルスモータ制御部１０は、記録ヘツド７を
水平方向に移動させるためのパルスモータを駆動
する。 水平カウンタ５はキヤラクタパターン発生器２
の水平方向のアドレスを指定して走査を行なうカ
ウンタであり、水平方向の24ビツト分を計数する
と、タイミング信号ｓ６を出力する。このタイミ
ング信号ｓ６は、次の文字コードを読出すために
キヤラクタコードメモリ１に与えられる。なお、
このタイミング信号ｓ６は水平方向４ビツト分の
空白領域の間ハイレベルとなるものであつて、
ANDゲート１４に与えられるとともにインバー
タ１２によつて反転されてANDゲート１３に与
えられる。ANDゲート１３はタイミング信号ｓ
６がローレベルのとき、すなわち水平方向24ビツ
トの間は、そのゲートを開いてキヤラクパターン
発生器２から読出されたキヤラクタパターンデー
タを出力する。また、ANDゲート１４は水平方
向４ビツト分の空白領域の間、アドレス信号ｓ４
を出力する。ANDゲート１３，１４の出力信号
はORゲート１５を介して記録制御部６に与えら
れる。 この実施例では、記録手段としてたとえばイン
クジエツトプリンタが用いられる。インクジエツ
トプリンタの記録ヘツド７は、基準パルスの所定
周期毎に発生するタイミング信号ｓ２によつてイ
ンクを粒子化する粒子形成器７１と、粒子形成器
７１からら噴射されるインク粒子７４を記録制御
部６から供給される帯電信号に応じて帯電する帯
電電極７２と、帯電粒子を垂直方向に偏向する偏
向電極７３とから成り、インク粒子を記録紙１１
に飛行させて記録する。この記録ヘツド７は図示
しないパルスモータによつて水平方向に移動する
ように制御される。記録制御部６には、タイミン
グ制御部８から発生されるタイミング信号ｓ３と
同期したタイミング信号ｓ７が与えられ、このタ
イミング信号ｓ７に基づいて帯電レベル信号（た
とえば階段波）を発生し、ORゲート１５から記
録信号が供給されていれば、対応のレベル信号を
発生し、無ければ０レベル信号を発生する。この
ことについては、たとえば特公昭54−142で詳細
に説明されている。 次に、第１図ないし第４図を参照してこの発明
の一実施例の具体的な動作について説明する。キ
ヤラクタコードメモリ１からキヤラクタコードが
読出されかつ垂直カウンタ４および水平カウンタ
５によつてアドレス信号がキヤラクタパターン発
生器２に与えられると、対応のキヤラクタパター
ンデータがキヤラクタパターン発生器２から出力
されてANDゲート１３に与えられる。水平カウ
ンタ５が水平方向24ビツトを計数していると、信
号ｓ６がインバータ１２で反転されてANDゲー
ト１３に与えられ、ANDゲート１３からORゲー
ト１５を介して記録制御部６に記録信号が与えら
れる。応じて、記録ヘツド７は対応のキヤラクタ
パターンを記録紙１１上に記録する。この場合記
録ヘツド７は第３図に示すように、まず水平方向
の１ビツト分を垂直方向に向けて24ビツト分記録
し、次に水平方向の２ビツト目を垂直方向に向け
て記録する。そして、水平方向24ビツト目を垂直
方向に向けて記録し終えると、水平カウンタ５の
タイミング信号ｓ６がハイレベルとなつてAND
ゲート１３が閉じられ、ANDゲート１４が開か
れる。このとき、通常のキヤラクタパターンが読
出されているときには、デコーダ３がタイミング
信号ｓ５を読出さないので、空白領域SPには何
も記録されない。 次に、論理表に示すたとえばNo.１のけい線パタ
ーンデータが読出されると、記録ヘツド７はその
けい線パターンを記録する。このとき、水平カウ
ンタ５は水平方向24ビツト目の計数を終えたと
き、タイミング信号ｓ６をハイレベルにする。こ
のハイレベル信号によつてキヤラクタコードメモ
リ１から次に印字すべきけい線パターンのキヤラ
クタコードが読出される。このとき、たとえば論
理表に示すたとえばNo.１のけい線パターンデータ
が読出されると、デコーダ３は継続コードを検知
してタイミング信号ｓ５をハイレベルにする。こ
のタイミング信号ｓ５と垂直カウンタ４から出力
されたアドレス信号ｓ４と水平カウンタ５からの
タイミング信号ｓ６とによつてANDゲート１４
が開かれる。このANDゲート１４が開かれたこ
とによつて、垂直カウンタ４からのアドレス信号
ｓ４がORゲート１５を介して記録制御部６に与
えられる。応じて、記録ヘツド７は空白領域SP
に、キヤラクタパターン記録領域ARに記録され
たけい線パターンに連なるパターンを記録する。
なお、論理表に示すNo.２、３、６、７のけい線パ
ターンデータが読出されたときは、そのけい線パ
ターンが記録された直前の空白領域には、けい線
パターン同士をつなぐパターンは記録されない。
すなわち、この実施例では、けい線パターンが水
平方向に連続して連なるパターンが読出されたと
きにのみ、各けい線パターンを繋ぐパターンを記
録している。 なお、上述の実施例では、各キヤラクタパター
ン記録領域の水平方向にのみ空白領域を設けるよ
うにしたが、これに限ることなく垂直方向にも空
白領域を設けてもよい。そして、垂直方向に延び
るけい線パターンを記録したとき、キヤラクタパ
ターン記録領域の垂直方向に隣接するキヤラクタ
パターン領域との間の空白領域に垂直方向に延び
るけい線パターンを繋ぐパターンを記録するよう
にしてもよい。この場合には、水平カウンタ５か
ら垂直方向に延びるけい線パターンのアドレスに
対応する信号を発生させるようにすればよい。 また、たとえば水平方向に延びるけい線パター
ンの垂直方向の位置がそれぞれ異なる複数種類あ
る場合には、それぞれのけい線パターンの垂直方
向のアドレスに対応したタイミング信号ｓ４を発
生して、各けい線パターンに対応したアドレス信
号を選択的に導出させるようにすればよい。 さらに、上述の実施例では、垂直カウンタ４ま
たは水平カウンタ５から空白領域SPにパターン
を記録するためのアドレス信号を発生するように
したが、これに限ることなく、空白領域に記録す
るパターンデータをROMに予め記憶しておき、
けい線パターンを記録するとき、ROMから前記
パターンを読出して記録するようにしてもよい。 以上のように、この発明によれば、各キヤラク
タパターン記録領域の間にキヤラクタパターン同
士が接近しないように空白領域を設け、キヤラク
タパターン記録領域にけい線パターンを記録した
ときには、各空白領域にけい線パターンを繋ぐパ
ターンを記録するようにしているため、各キヤラ
クタパターン記録領域のすべてを、キヤラクタを
記録する領域として用いることができる。しか
も、たとえばけい線パターンが水平方向に一直線
に記録する場合であつても、けい線パターンとし
て１種類のみ記憶しておけばよいので、キヤラク
タパターンを記憶するメモリの記憶容量を少なく
することができる。

【図面の簡単な説明】

第１図、第２図および第３図はこの発明の原理
を説明するための図解図である。第４図はこの発
明の一実施例のブロツク図である。 図において、１はキヤラクタコードメモリ、２
はキヤラクタパターン発生器、３はデコーダ、４
は垂直カウンタ、５は水平カウンタ、６は記録制
御部、７は印字ヘツド、８はタイミング制御部、
９はパルス発生器、１０はパルスモータ制御部、
１３，１４はANDゲート、１５はORゲートを示
す。

Claims (1)

1. 【特許請求の範囲】 １ 第１および第２の方向に走査してキヤラクタ
   パターンを記録する記録手段によつて、けい線パ
   ターンを記録するけい線記録制御装置であつて、 前記第１および第２の方向にそれぞれ複数ビツ
   トからなる複数の領域が記録媒体上にキヤラクタ
   パターン記録領域として定められ、各キヤラクタ
   パターン記録領域の前記第１および第２の方向の
   少なくともいずれか一方に隣接する領域の間には
   複数ビツトの空白領域が設けられていて、 前記キヤラクタパターン記録領域に相当する記
   憶領域を有しかつ前記けい線パターンデータを予
   め記憶する記憶手段、 前記複数ビツトの空白領域を示す空白領域信号
   を発生する空白領域信号発生手段、 前記けい線パターンの前記第１および第２の方
   向のいずれか一方の記録位置を示す記録位置信号
   を発生する記録位置信号発生手段、 前記第１および第２の方向の少なくともいずれ
   か一方に延びるけい線パターンの記録の継続を表
   わす継続コードが与えられたことを検知する継続
   コード検知手段、および 前記継続コード検知手段が継続コードを検知し
   たことに応じて、前記空白領域信号発生手段出力
   と前記記録位置信号発生手段出力とに基づいて、
   各キヤラクタパターン記録領域の空白領域に、前
   記記録したけい線パターンに連なるパターンを前
   記記録手段によつて記録させる制御手段を備え
   た、けい線記録制御装置。