JPS6333099A - 交換接続制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 入力タイムスロットと出力タイムスロットとのすれ違い
が生じるようにし、入力タイムスロットの時分割多重化
された所望の情報を、任意の出力タイムスロットに複写
して配置することにより出力情報とするものであり、放
送情報や各種の画像情報等の広帯域情報の高速交換接続
動作を行わせることができる。

〔産業上の利用分野〕

本発明は、時分割多重化された入力情報を、所望の出力
タイムスロットに複写して出力する交換接続制御方式に
関するものである。

音声信号と各種の画像情報やデータ等を含む広帯域情報
を交換接続する為の広帯域交換機の実用化が進められて
いる。このような広帯域情報に、放送用の音声情報や画
像情報を含む場合、多数の加入者からの要求に対応して
、同一の情報についても高速で複数の加入者に分配接続
することが必要となり、節単な構成並びに制御で交換接
続できることが要望されている。

〔従来の技術〕

従来の時分割多重化された情報の交換接続制御を行う時
分割交換機の時間スイッチは、例えば、第７図に示す構
成を有するものである。同図に於いて、５１は通話路メ
モリ　（ＳＰＭ）、５２はセレクタ、５３はカウンタ（
ＣＮＴ）　、５４は制御メモリ　（ＳＣＭ）　、５５は
ＳＰ／Ｎス、５６は中央制御装置（ＣＣ）である。

通話路メモリ５１は１フレ一ム分の入力情報ａを書込む
容量を有し、カウンタ５３がらのシーケンシャルアクセ
スアドレスｂと、制御メモリ５４からのランダムアクセ
スアドレスＣとをセレクタ５２により切替えて、通話路
メモリ５１のアクセスアドレスｄとし、タイムスロ・ソ
トの交換された出力情報ｅが出力される。又制御メモリ
５４の内容は中央制御装置５６の制御によって書替えら
れる。

第８図は動作説明図であり、（ａｌ〜（ｅｌは第７図の
各部の信号ａ　”−ｅの一例を、８タイムスロツトで１
フレームを構成する場合について示す。入力情報ａが（
ａｌに示す場合に、カウンタ５３からのシーケンシャル
アクセスアドレスｂは、（ｂｌに示すように、１番地か
ら８番地までタイムスロット毎に順次歩進する内容とな
り、又制御メモリ５４から順次読出されるランダムアク
セスアドレスＣが（Ｃ１に示す場合に、セレクタ５２に
よってカウンタ５３からのシーケンシャルアクセスアド
レスｂをライトアドレス、制御メモリ５４からのランダ
ムアクセスアドレスＣをリードアドレスとして選択出力
すると、［ｄｌに示すアクセスアドレスが通話路メモリ
５１に加えられることになり、出力情報ｅは（ｅｌに示
すものとなる。

例えば、１フレームの最初のタイムスロットに於いて、
１番地に入力情報ａのＡが書込まれ、４番地から既に書
込まれた入力情報ａのＤ“が続出され、次のタイムスロ
ットに於いて２番地に入力情報ａのＢが書込まれ、７番
地から既に書込まれた入力情報ａのＧ“が続出され、次
のタイムスロットに於いて３番地に入力情報ａのＣが書
込まれ、１番地から既に書込まれた入力情報ａのＡが読
出される。このようにして、（ａｌに示す入力情報ａは
タイムスロットが交換されて、（１１１１に示す出力情
報ｅとなる。

この場合は、シーケンシャルライト・ランダムリードの
時間スイッチとなるが、制御メモリ５４から読出したア
ドレスをライトアドレスとし、カウンタ５３の出力をリ
ードアドレスとすると、ランダムライト・シーケンシャ
ルリードの時間スイッチとなる。

〔発明が解決しようとする問題点〕

通話路メモリ５１は、１タイムスロツト時間内に、情報
の書込みと読出しとを行うものであるから、高速動作の
メモリを必要とし、又入力情報の１フレ一ム分を蓄積す
る為に比較的大きな容量を必要とするものである。又音
声情報の交換機に於いては、例えば、６４Ｋｂ／Ｓの速
度の情報の交換接続を行うことになるが、画像情報等を
含む広帯域情報の交換機に於いては、３２Ｍｂ／Ｓ或い
は４００Ｍｂ／Ｓ等の高速度の広帯域情報の交換接続を
行うことになる。

現在製作されているメモリは、高速動作のもの程小容量
であるから、比較的大容量で且つ高速動作を必要とする
広帯域交換機の通話路メモリを実現することは困難であ
る。

本発明は、従来例のようなメモリを用いることなく、タ
イムスロットの高速交換を可能とすることを目的とする
ものである。

〔問題点を解決するための手段〕

本発明の交換接続制御方式は、入力タイムスロットと出
力タイムスロットとがすれ違いとなるようにして、入力
タイムスロットの所望の情報を出力タイムスロットに複
写して配列するもので、第１図を参照して説明する。第
１のシフト回路１と、第２のシフト回路２との間に制御
回路３を設けて、第１のシフト回路１に順次シフトされ
る時分割多重化入力情報を、制御情報に従って制御回路
３により第２のシフト回路２の所望のタイムスロットに
複写して出力情報とするものである。

〔作用〕

入力情報がＡ−Ｈの場合に、第１のシフト回路１に順次
シフトされ、その間に第２のシフト回路２には空きタイ
ムスロットがシフトされて、制御回路３を介してすれ違
うことになる。成る空きタイムスロットに着目すると、
この空きタイムスロットは、入力情報Ａ−Ｈの総てとす
れ違うことになるから、所望の入力情報Ａ−Ｈを複写し
て取り込むことができる。従って、入力情報のタイムロ
フトと異なる順番のタイムスロットにその入力情報を配
置したり、或いは、同一の入力情報を複数の出力タイム
スロットに配置して、図示のような出力情報とすること
ができる。又入力情報は第１のシフト回路１から次段の
交換モジュールへ順序を変えることなく転送して、同様
な交換接続制御を行うことができるから、放送情報を容
易に分配することができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例のブロック図であり、１１．１
２は第１図のシフト回路１．２に対応する第１及び第２
のシフトレジスタ、１３は第１図の制御回路３に対応す
る制御回路である。シフトレジスタ１１．１２は、例え
ば、１フレームを構成するタイムスロット数の１／２の
容量とすることができるものであり、入力情報はシフト
レジスタ１１により順次シフトされ、又空きタイムスロ
ットとして、シフトレジスタ１２に“０”が順次シフト
される。

そして、制御情報Ｇこ従って制御回路１３は、シフトレ
ジスタ１１にシフトされている入力情報を複写した情報
としてシフトレジスタ１２に転送する。従って、シフト
レジスタ１２から所望の空きタイムスロットに所望の入
力情報が配列された出力情報が出力される。

シフトレジスタ１１．１２は高速動作のものが容易に入
手できるから、広帯域情報について交換接続する時間ス
イッチを容易に構成することができる。

第３図は本発明の実施例のブロック図であり、ＦＦ５〜
ＦＦ８は第１のシフトレジスタ１１を構成するフリップ
フロップ、ＦＦ５〜ＦＦ８は第２のシフトレジスタ１２
を構成するフリップフロップであり、Ｑ、〜Ｑ、はフリ
ップフロップＦＦＩ〜ＦＦ８の出力端子を示す。又Ｇ１
〜Ｇ４はインバータ、Ｇ５〜Ｇ８はオア回路、２０は制
御部で制御回路１３を構成する。又ＣＬＫ　１は入力情
報に同期したクロック信号、ＣＬＫ２は出力情報Ｇこ同
期したクロック信号であり、相互に１８０”の位相差を
有するものである。

フリップフロップＦＦ５〜ＦＦ８は、オア回路Ｇ５〜Ｇ
８の出力信号がプリセット信号として加えられるもので
、その出力信号が“０”の場合にプリセットされて出力
端子が“１”となる。又オア回路０５〜Ｇ８の出力信号
が“１”の場合に、入力情報がそのまま出力端子から出
力され、右端のフリップフロップＦＦ５には“０”が空
きタイムスロットとして入力されている。

出力タイムスロットに入力情報を配置しない場合は、制
御部２０から“ｌ”の信号が出力され、インバータＧ１
〜Ｇ４の出力信号に関係なく、オア回路Ｇ５〜Ｇ８の出
力信号は“１″となるから、フリップフロップＦＦ５〜
ＦＦ８は入力信号をそのままシフトすることになる。

又出力タイムスロットに入力情報を複写して配置する場
合は“０”の信号が出力される。例えば、制御情報に従
って制御部２０からオア回路Ｇ６に“０”の信号を加え
た時に、シフトされた入力情報に従ってフリップフロッ
プＦＦ３の出力端子Ｑ３が“１″であると、インバータ
Ｇ３の出力信号は“０”となり、従ってオア回路Ｇ６の
出力信号は０”となるから、フリップフロップＦＦ６は
セットされて、その出力端子Ｑ６は、“１”となる。即
ち、“１”の入力情報が複写されて転送されたことにな
る。又その場合に、フリップフロップＦＦ３の出力端子
Ｑ３が“０”であると、インバータＧ３の出力信号は“
１”となり、オア回路Ｇ６の出力信号は“１”となるか
ら、フリップフロップＦＦ６の出力端子Ｑ、は“０”と
なり、“Ｏ”の入力情報が複写されて転送されたことに
なる。

前述のように、１タイムスロツト１ピントとして示す入
力情報について、制御部２０からの制御信号によって出
力側のフリップフロップＦＦ５〜ＦＦ８に複写して転送
することができ、所望のタイムスロットに配置すること
ができるものであり、１タイムスロフトのビット数に対
応した構成とすることにより、広帯域情報の交換接続が
可能となる。

第４図は動作説明図であり、フリップフロップＦＦＩ〜
ＦＦ８の出力端子Ｑ１〜Ｑ８に対応した入力情ＩＡ−Ｈ
と、出力タイムスロット１〜８とを、時刻ｔ１〜ｔ１６
について示すものであり、クロック信号ＣＬＫＩ、ＣＬ
Ｋ２は、１８０°の位相差を有することから、時刻も１
〜ｔ１６の間に交互に加えられることを示している。

時刻ｔ１に於いて、第１のシフトレジスタを構成するフ
リップフロップＦＦＩ〜ＦＦ４に、入力情報Ａ、Ｈ，Ｇ
、Ｆがシフトされ、第２のシフトレジスタを構成するフ
リップフロップＦＦ５〜ＦＦ８に出力タイムスロット１
，８，７．６がシフトされており、次のクロック信号Ｃ
ＬＫ２によりフリップフロップＦＦ５〜ＦＦ８に於ける
シフト動作が行われるから、出力タイムスロットのみシ
フトされて時刻ｔ２の状態となる。

次の時刻ｔ３に於いてはクロック信号ＣＬＫ　１により
フリップフロップＦＦＩ〜ＦＦ４に於けるシフト動作が
行われるから、入力情報はＢ、Ａ。

Ｈ，Ｇとなる。この時、オア回路Ｇ５に“Ｏ”の制御信
号を加えると、フリップフロップＦＦ４の出力端子Ｑ４
の出力信号（入力情報Ｇ）はインバータＧ４により反転
されてオア回路Ｇ５に加えられ、オア回路Ｇ５の出力信
号がプリセット信号としてフリップフロップＦＦ５に加
えられ、このフリップフロップＦＦ５は出力タイムスロ
ット２であるから、出力タイムスロット２に入力情ｔＨ
Ｇが複写されて配置されることになる。

次の時刻ｔ４に於いては、クロック信号ＣＬＫ２により
フリップフロップＦＦ５〜ＦＦ８に於けるシフト動作が
行われ、次の時刻ｔ５に於いては、クロック信号ＣＬＫ
　１によりフリップフロップＦＦＩ〜ＦＦ４に於けるシ
フト動作が行われる。

以下同様にして時刻ｔ１６に示す状態となり、時刻ｔ１
から時刻ｔ１６までの間に入力情報Ａ　−Ｈと、出力タ
イムスロット１〜８とがすれ違うことになる。そして、
時刻ｔ３．ｔ４．ｔ６．ｔ７゜ｔ１２．ｔ１３．ｔ１５
に於いて矢印で示すように、入力情報を出力タイムスロ
ットに複写して配置すると、第８図に示すタイムスロッ
トの交換と同様に、出力タイムスロット１〜８に、入力
情報Ａ　−Ｈがり、Ｇ、Ａ、Ｆ、Ｈ，Ｅ、Ｃ，Ｂの順に
交換されることになる。

又出力タイムスロット１〜８に、例えば、同一の入力情
ＩＩＡを配置することも可能である。この場合は、時刻
ｔ１〜ｔ８に於いて、クロック信号ＣＬＫＩ、ＣＬＫ２
が加えられる毎に、入力情報Ａを複写して出力タイムス
ロットに配置すれば良いことになる。同様に、入力情報
Ｅを総ての出力タイムスロットに配置する場合は、時刻
も９〜ｔ１６に於いて、クロック信号ＣＬＫＩ、ＣＬＫ
２が加えられる毎に、入力情報Ｅを複写して出力タイム
スロットに配置することになる。

第５図及び第６図は分配交換モジュール配置説明図であ
り、分配交換モジュール（ＤＳＭ）３１−１〜３１−ｎ
、４１−１〜４１−ｎはそれぞれ第１図、第２図及び第
３図に示す構成を有するものである。第５図は入力情報
を分岐して各分配交換モジュール３１−１〜３１−ｎに
加える構成を示し、各分配交換モジュール３１−１〜３
１−ｎに於いて、入力情報は所望の出力タイムスロット
に配置されて出力され、その出力情報は多重分離回路（
ＤＭＵＸ）３２−１〜３２−ｎに於いて多重分離され、
例えば、受信要求を行った画像端末３３に転送される。

この構成は、入力情報を複数に分岐するものであるから
、分岐毎に増幅する必要が生じる場合がある。

又第６図は、入力情報を直列的に分配交換モジュール（
ＤＳＭ）４１　１〜４１−ｎに加える構成を示し、各分
配交換モジュール４１−１〜４１−ｎに於いて、所望の
人力情報を所望の出力タイムスロットに複写して配置し
た出力情報を多重分離回路（ＤＭＵＸ）４２−１〜４２
−ｎに加え、受信要求を行った画像端末４３に多重分離
された情報が転送される。この場合、各分配交換モジュ
ール４１−１〜４１−ｎを通過した入力情報の順序は変
化しないから、各分配交換モジュール４１−１〜４１−
ｎに於いて、同様な制御によって入力情報を出力タイム
スロットに配置することができる。

このように、分配交換モジュールを順次直列に接続する
ことにより、大容量の広帯域交換機を容易に構成するこ
とができる。

〔発明の効果〕

以上説明したように、本発明は、第１のシフト回路１と
第２のシフト回路２との間に制御回路３を設けて、第１
のシフト回路１に順次シフトされる時分割多重化された
入力情報と、第２のシフト回路２に順次シフトされる出
力タイムスロットとかすれ違うようにし、制御情報に従
って制御回路３により入力情報を複写して出力タイムス
ロットに配置するものであり、従来例のような通話路メ
モリを用いるものではなく、高速動作化が容易なシフト
レジスタ等よって構成することができるか　　−ら、広
帯域交換機の時間スイッチを経済的に構成することが可
能となる利点がある。

又同一情報を多数の加入者に分配することも容易である
から、１対１だけでなく、１対多数の放送接続をもでき
る広帯域交換機を容易に構成することができる。

又人力情報は分配交換モジュールに於ける一定の遅延後
に、最初の順序を維持して出力されるから、これを次段
の分配交換モジュールの入力情報とすることができ、大
容量の広帯域交換機を容易に構成することができる利点
がある。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は本発明の実施例の詳細なブロッ
ク図、第４図は本発明の実施例の動作説明図、第５図及
び第６図は分配交換モジュール配置説明図、第７図は従
来例の時間スイッチの要部ブロック図、第８図は時間ス
イッチの動作説明図である。 １．２は第１及び第２のシフト回路、３は制御回路、１
１．１２はシフトレジスタ、１３は制御回路、ＦＦＩ〜
ＦＦ８はフリップフロップ、０１〜Ｇ４はインバータ、
Ｇ５〜Ｇ８はオア回路、ＣＬＫＩ、ＣＬＫ２はクロック
信号、２０は制御部である。

Claims (1)

1. 【特許請求の範囲】 第１のシフト回路（１）と第２のシフト回路（２）との
   間に情報を複写転送する制御回路（３）を設け、 時分割多重化された入力情報を前記第１のシフト回路（
   １）でタイムスロット単位に順次シフトし、 入力情報と反対方向に空きタイムスロットを前記第２の
   シフト回路（２）に順次シフトし、空きタイムスロット
   が接続すべき入力情報とすれ違う時、前記制御回路（３
   ）を介して複写し、前記第２のシフト回路（２）の出力
   情報として接続すべき入力情報を任意の順に且つ任意の
   数だけ得る ことを特徴とする交換接続制御方式。