JPS6331933B2 - - Google Patents

Info

Publication number
JPS6331933B2
JPS6331933B2 JP55141623A JP14162380A JPS6331933B2 JP S6331933 B2 JPS6331933 B2 JP S6331933B2 JP 55141623 A JP55141623 A JP 55141623A JP 14162380 A JP14162380 A JP 14162380A JP S6331933 B2 JPS6331933 B2 JP S6331933B2
Authority
JP
Japan
Prior art keywords
melting point
high melting
point metal
gas
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55141623A
Other languages
English (en)
Other versions
JPS5766645A (en
Inventor
Toshihiko Fukuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55141623A priority Critical patent/JPS5766645A/ja
Publication of JPS5766645A publication Critical patent/JPS5766645A/ja
Publication of JPS6331933B2 publication Critical patent/JPS6331933B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に電
極配線材料として使用されるモリブデン(Mo)
およびタングステン(W)のような高融点金属の
酸化並びに該酸化による抵抗値の増大を防止する
ことができ、且つ該高融点金属膜中に含まれるナ
トリウムイオン(Na+)等の可動イオンをゲツタ
リングすることができるため、電極配線として十
分使用しうる製造方法を提供するものである。
半導体基板表面あるいは該半導体基板表面を覆
う絶縁皮膜上に電極配線材料としてのMoあるい
はWのような高融点金属を被着形成する方法は高
融点金属のハロゲン化物ガスと水素ガスとの混合
反応ガスによる化学蒸着(CVD)法、および、
たとえばスパツタリングによる物理蒸着(PVD)
法とがある。被着された高融点金属膜は、その後
の半導体装置の製造工程における加熱処理をたと
え窒素(N2)ガスまたはアルゴン(Ar)ガスの
ような非酸化性雰囲気でおこなつても、これらの
ガス中に含まれる微量の酸素(O2)ガスのため
に表面荒れおよび比抵抗の増加をおこす。また、
酸素ガスまたは空気中にて加熱処理をおこなえ
ば、MoおよびWのような高融点金属はただちに
酸化物を形成し、しかもこれらの酸化物は蒸気圧
が高いためにすぐに昇華してしまうという問題が
ある。
このような問題点を解決する方法として、従来
より高融点金属を被着形成した後、CVD法にて
二酸化シリコン(SiO2)膜または燐シリケート
ガラス(PSG)膜を堆積して熱処理工程をおこ
なつていた。しかしながら、この手段によつて
SiO2膜またはPSG膜を堆積する工程、即ち、400
〔℃〕程度に加熱された反応管に高融点金属膜が
被着された基板を配置した時にただちに該高融点
金属膜の表面が酸化されるという問題がある。
もう一つの大きな問題は、高融点金属ソース自
体の純度が上らないため、高融点金属膜中に多量
に含まれるNa+等の可動イオンにより、半導体装
置(たとえば金属ゲートMOS型半導体装置)の
特性に悪影響を与えることが指摘されている。即
ちMOS構造ではVFBの変動が見られる。
したがつて、本発明の目的は高融点金属の被着
形成後、該高融点金属膜の酸化を防止し、Na+
の可動イオンをゲツタリングすることにより電極
配線として十分使用しうる製造方法を得ようとす
ることにある。
この目的を達成するために、本発明によれば半
導体基板上に高融点金属膜パターンを形成し、次
いで該高融点金属膜パターン表面に燐または砒素
を含有する窒化シリコン膜を被着形成した後、熱
処理を加える工程を有する半導体装置の製造方法
が提供される。
高融点金属の上に形成された燐または砒素を含
有する窒化シリコン膜の被覆層は高融点金属の酸
化に対する保護層および高融点金属膜中に多量に
含まれるNa+イオン等の可動イオンをゲツタリン
グする役割を果たす。
これらの保護層は半導体装置の製造に際し、燐
または砒素の不純物拡散源として利用できる点に
大きな利点がある。
また、高温で熱処理できるため、高融点金属の
比抵抗をほぼバルクの値まで低下せしめることが
可能となり、電極配線材料として十分使用でき
る。
次に本発明に係る実施例を図面をもつて詳細に
説明しよう。
第1図は本発明の第1の実施例の工程を示す工
程断面図である。また、第2図は第2の実施例の
工程を示す工程断面図である。
実施例 1 P型シリコン(Si)基板11を準備し、まず第
1図aに示されるように該シリコン基板11の表
面に厚さ1000〔Å〕程の二酸化シリコン(SiO2
層12を熱酸化等により形成する。次いで、例え
ば第3図に示されるスパツタリング処理装置に、
該シリコン基板11を装着し、スパツタリング処
理装置のターゲツトとしてモリブデン(Mo)板
を装着して3×10-3〔Torr〕のアルゴン(Ar)ガ
スを導入し、3.0〔kW〕の電力によりスパツタリ
ング処理を行ない、第1図bに示されるように二
酸化シリコン層12の表面にモリブデン層13
を、例えば5000〔Å〕程形成する。
しかる後、シリコン基板11を第4図に示され
るプラズマ気相成長装置に装着し、0.01〔Torr〕
以下の真空にし、温度を300〔℃〕に上昇させた
後、1.0%ホスフイン(PH3)ガス(Arベース)
を0.1〔Torr〕流し、1.5%モノシラン(SiH4)ガ
ス(Arベース)を0.7〔Torr〕流す。さらに全圧
が1.0〔Torr〕になるまで窒素(N2)ガスを導入
し、RF電力を300〔Watts〕かけ、第1図cに示
されるようなモリブデン層13上に燐を含有する
窒化シリコン層14を例えば1000〔Å〕程に形成
した。このように処理されたシリコン基板11に
対して酸素ガス雰囲気中で1000〔℃〕の温度で1
時間加熱する強制酸化処理を施し、モリブデン層
13の酸化状態を観察したが、全く酸化を受けて
いなかつた。このような製造方法によつて形成さ
れたモリブデン層は全く酸化を受けないため、そ
の有効断面積が減少しない。
従つて、該モリブデン層を選択的に形成して電
極配線層を構成しても、該電極配線層の表面およ
び側面を燐を含有する窒化シリコン膜によつて被
覆しておけば、これに続く工程で酸化処理あるい
は加熱処理がなされても、該電極配線層の抵抗の
増大を招来しない。
よつて、該モリブデン等の高融点金属を電極配
線層とする半導体装置の動作のより高速化を図る
ことができる。
実施例 2 P型シリコン(Si)基板21を準備し、まず第
2図aに示されるように該シリコン基板21に周
知の方法により、フイールド酸化膜22およびゲ
ート酸化膜23をそれぞれ6000〔Å〕および500
〔Å〕程形成する。次いで第2図bにされるよう
に第3図に示したスパツタリング装置にて酸化膜
上にモリブデン層24を、例えば3000〔Å〕程形
成する。
次いで第2図cに示されるように写真蝕刻によ
りモリブデン層24を選択的に除去し、更に残さ
れたモリブデン層24をマスクとしてゲート酸化
膜23を選択的に除去する。
次いで第2図dに示されるように第4図に示し
たプラズマ気相成長装置にシリコン基板21を装
着し、1.0%ホスフイン(PH3)ガス(Arベース)
またはアルシン(AsH3)ガス(Arベース)を、
0.1〔Torr〕流し、1.5%モノシラン(SiH4)ガス
(Arベース)を0.7〔Torr〕流す。さらに、全圧が
1.0〔Torr〕になるまで窒素(N2)ガスを導入し
RF電力を300〔Watts〕かけ、該シリコン基板上
に燐または砒素の含有された窒化シリコン膜25
を例えば5000〔Å〕被着する。
次いで該シリコン基板21を窒素ガス雰囲気中
1000〔℃〕の温度で30分間熱処理すると第2図e
に示されるように窒化シリコン膜25中の燐また
は砒素が半導体基板21中へ拡散され、ソース領
域26およびドレイン領域27が形成される。次
いで、該ソース領域26、ドレイン領域27上を
覆う窒化シリコン膜25に電極窓を形成し、全面
に2%シリコン含有のアルミニウムを被着し、該
アルミニウムを写真蝕刻により選択的に除去し
て、第2図fに示されるようにソース電極28お
よびドレイン電極29を形成し、更にこれらの電
極配線を覆つて燐シリケートガラス層30を気相
成長法によつて形成する。
このような製造方法において、モリブデンから
なるゲート電極を覆つて被着された窒化シリコン
層は、予め燐あるいは砒素等の不純物が添加さ
れ、不純物拡散源として用いられると共に、拡散
処理の高温加熱時にモリブデンゲート電極の表面
の酸化を防止し、該モリブデンゲート電極の抵抗
値を増大させない。従つてモリブデンゲート
MOS型半導体装置の動作速度の低下を招来しな
い。
また、モリブデン中に含まれるNa+イオン等の
可動イオンが高温加熱時に燐の含有された窒化シ
リコン膜にゲツタリングされることからモリブデ
ンゲートMOS型半導体装置の特性の向上がはか
られる。
なお、以上の実施例においては、高融点金属と
して、モリブデンを掲げて説明したが、タングス
テン(W)、タンタル(Ta)、モリブデンシリサ
イド(MoSi2)、タングステンシリサイド
(WSi2)等を用いる場合にも同様に適用すること
ができる。尚、第3図は本発明の実施例に使用し
たスパツタリング処理装置の概略の構造を示す断
面図である。第3図において、31は被処理半導
体基板、32は支持電極板、33は陽極(アノー
ド)、34はターゲツト材料、35はシヤツター、
36はベルジヤーである。また37はスパツタリ
ング用ガス導入口、38は排気口、39は陽極水
冷部、40はターゲツト水冷部、41はマグネツ
ト、42は磁気シールド、43は気密シール部で
ある。
また、第4図は本発明の実施例に使用したプラ
ズマ気相成長装置の概略の構造を示す断面図であ
る。第4図において、41は反応ガス導入口、4
2はRF電極、43はRFコイル、4はウエーハ
(半導体基板)、45はウエハサセプター、46は
加熱用ヒーター、47はロータリーポンプ、48
は排気口である。
この装置構成は、普通のもので、通常の方法に
従がつて燐、砒素をドープしたシリコン窒化膜
は、厳密な意味ではシリコン窒化膜中に酸素原子
が10%近く混入したシリコンオキシナイトライト
膜であるが、このように通常得られるシリコン窒
化膜を用いることにより、Mo等の酸化、変性が
生じない。
【図面の簡単な説明】
第1図および第2図は本発明による半導体装置
の製造方法の実施例を示す工程断面図、第3図は
本発明の実施に使用したスパツタリング処理装置
の概略の構造を示す断面図、第4図は本発明の実
施に使用したプラズマ気相成長装置の概略の構成
を示す断面図である。 第1図および第2図において、11,21……
半導体基板、12,22,23……二酸化シリコ
ン膜、13,24……高融点金属層、14,25
……燐または砒素含有の窒化シリコン膜、26,
27……ソース領域およびドレイン領域、28,
29……2%Si入りアルミニウム、30……燐シ
リケートガラス。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板上に高融点金属膜パターンを形成
    し、次いで該高融点金属膜パターン表面に燐また
    は砒素を含有する窒化シリコン膜を被着形成した
    後、熱処理を加える工程を有することを特徴とす
    る半導体装置の製造方法。
JP55141623A 1980-10-09 1980-10-09 Manufacture of semiconductor device Granted JPS5766645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55141623A JPS5766645A (en) 1980-10-09 1980-10-09 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55141623A JPS5766645A (en) 1980-10-09 1980-10-09 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5766645A JPS5766645A (en) 1982-04-22
JPS6331933B2 true JPS6331933B2 (ja) 1988-06-27

Family

ID=15296340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55141623A Granted JPS5766645A (en) 1980-10-09 1980-10-09 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5766645A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535528A (en) * 1983-12-02 1985-08-20 Hewlett-Packard Company Method for improving reflow of phosphosilicate glass by arsenic implantation
US5940735A (en) * 1997-08-25 1999-08-17 Advanced Micro Devices, Inc. Reduction of charge loss in nonvolatile memory cells by phosphorus implantation into PECVD nitride/oxynitride films

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471577A (en) * 1977-11-18 1979-06-08 Toshiba Corp Production of semiconductor device
JPS5479567A (en) * 1977-12-07 1979-06-25 Chiyou Uru Esu Ai Gijiyutsu Ke Method of fabricating semiconductor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471577A (en) * 1977-11-18 1979-06-08 Toshiba Corp Production of semiconductor device
JPS5479567A (en) * 1977-12-07 1979-06-25 Chiyou Uru Esu Ai Gijiyutsu Ke Method of fabricating semiconductor

Also Published As

Publication number Publication date
JPS5766645A (en) 1982-04-22

Similar Documents

Publication Publication Date Title
US5232871A (en) Method for forming a titanium nitride barrier layer
US5175126A (en) Process of making titanium nitride barrier layer
JP3168421B2 (ja) 半導体デバイスの製造方法
JPH0581664B2 (ja)
JPS61203636A (ja) 耐熱金属シリサイド層の形成方法
JPH04259242A (ja) 半導体装置の製造方法
JP2754176B2 (ja) 緻密なチタン窒化膜及び緻密なチタン窒化膜/薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
JPH0794731A (ja) 半導体装置及びその製造方法
JPS6331933B2 (ja)
EP0420590B1 (en) Process for forming deposited film and process for producing semiconductor device
JPH03147328A (ja) 半導体装置の製造方法
JPS6225255B2 (ja)
JPS63204743A (ja) 半導体装置の製造方法
US20010019737A1 (en) Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby
JPS59200418A (ja) 半導体装置の製造方法
JPH0157507B2 (ja)
JPS6226575B2 (ja)
KR0156219B1 (ko) 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법
JP3238437B2 (ja) 半導体装置およびその製造方法
JP2001068670A (ja) 半導体装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法
JPH025521A (ja) 半導体装置の製造方法
JP3058956B2 (ja) 半導体装置およびその製造方法
JP3154730B2 (ja) 薄膜処理方法及び装置
JPS6011817B2 (ja) 半導体装置の製造方法