JPS63318841A - プロトコル・コンバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １既　　要〕 時分割バスとシリアルデータ・リンク間のプロトコル・
コンバータにおいて、時分割バスに共通に接続されて時
分割データを受け付ける複数のバス接続手段を設け、各
バス接続手段に送信元アドレスを割り当て、同一送信元
アドレスの一伝送単位分のデータを抽出させてプロトコ
ル変換を行う。

これにより、時分割で転送される各データを簡単な構成
で速やかにプロトコル変換し、全体のスループットを向
上させることができる。

〔産業上の利用分野〕

本発明は、プロトコルの異なる伝送路を接続するための
プロトコル・コンバータ、特に、時分割バスとシリアル
データ・リンクを接続してプロトコル変換を行うプロト
コル・コンバータに関スる。

〔従来の技術〕 時分割バスにおけるデータ転送方式では、並列信号が時
分割形式で並列回線により転送される。

したがって、送信側モジュールより受信側モジュールに
転送されるデータは、不連続に例えば数サイクルに１回
の割合で現れる。

これに対し、シリアルデータ・リンクにおけるデータ転
送方式では、連続した一連（例えば数ｌＯバイト）の信
号が直列形式で単一回線により転送される。

このように時分割バスとシリアルデータ・リンクにおけ
る転送データ形式が相違することから、両者はそれぞれ
異なるプロトコルに従ってデータ転送が行われる。

もし、時分割バスによりデータ転送を行うシステムとシ
リアルデータ・リンクによりデータ転送を行うシステム
間でデータ転送を行う場合は、両者の接続点において、
プロトコル・コンバータによりプロトコル変換を行うこ
とが必要である。

第５図は、時分別バスによるデータ転送システムにシリ
アルデータ転送を行うシステムがプロトコル・コンバー
タにより接続され、両システム間でプロトコル変換によ
りデータ転送が行われる場合を示したものである。

第５図に鉛いて、３１ａ及び３１ｂはＣＰＵ。

３２ａ及び３２ｂはメモリ、３３ａ及び３３ｂはデバイ
ス３４ａ及び３４ｂに対するデバイスアダプタ（ＤＡ）
、３５はシリアルアダプタで、これらは、モジュールで
構成され、共通バス形式の時分割バス３６に接続される
。

シリアルアダプタ３５はプロトコル・コンバータ３５０
を備えており、これにシリアルデータ転送が行われるシ
リアルデータ・リンク３７が接続される。シリアルデー
タ・リンク２７にはモジニール構成の複数のデバイス３
８ａ、３８ｂ、３８Ｃ等が接続される。

シリアルアダプタ３５に設けられたプロトコル・コンバ
ータ３５０において、３５１はバス接続手段で、内部に
一伝送単位である１フレ一ム分のデータを格納するバッ
ファ（図示せず）を備えており、時分割バス３６より時
分割で転送されてくるデータを格納する。

３５２はシリアルリンク接続手段で、シリアルデータ・
リンク３７と接続して、シリアルデータの入出力処理を
行う。

３５３はプロトコル変換制御手段で、バス接続手段３５
１及びシリアルリンク接続手段３５２を制御してプロト
コル変換を行う。

この構成において、時分割バス３６側のＣＰＵ３１ａと
シリアルデータ・リンク側のデバイス３８ａとの間でデ
ータ転送が行われる場合を例にとって、その動作の概略
を説明する。

まず、ＣＰＵ３１　ａよりデバイス３８Ｈにデータ転送
を行う場合、ＣＰＵ３１　ａは、所定のプロトコルに従
ってデータ転送に必要なコントロール情報及び送信元と
受信先のアドレス情報を付加したデータを時分割で時分
割バス３６上に送出する。

シリアルアダプタ３５にあるバス接続手段３５１は、時
分割バス３６より時分割で転送されてきたＣＰＵ２１　
ａのデータのコントロール及びアドレス情報を解読し、
シリアルデータ・リンク３７側のデバイス３８ａ用のデ
ータを抽出して図示しないバッファに格納する。１フレ
一ム分のデータが格納されると、プロトコル変換制御手
段３５３に通知する。

プロトコル変換制御手段３５３は、この通知を受けると
シリアルリンク接続手段３５２に指令し、所定のプロト
コルに従ってバッファに格納されたｌフレーム分のデー
タをシリアルデータ・リンク３７を介してデバイス３８
ａに転送させる。

バッファ内の１フレ一ム分のデータの送出が終ると、プ
ロトコル変換制御手段３５３はバス接続手段３５１に指
令して、次のデータの受付けを行わせる。

次に、シリアルデータ・リンク３７側のデバイス３８ａ
からＣＰＵ３１ａに対してデータ転送を行う場合は、デ
バイス３８ａより所定のプロトコルに従ってシリアルデ
ータがフレーム単位でシリアルデータリンク３７上に送
出される。

シリアルリンク接続手段３５２は、このシリアルデータ
を受信すると、そのコントロール及びアドレス情報をプ
ロトコル変換制御手段３５３に送る。

プロトコル変換制御手段３５３は、これらの情報から受
信されたシリアルデータが時分割バス３６側に転送され
るものであることを知ると、シリアルリンク接続手段３
５２及びバス接続手段３５１に指令し、シリアルデータ
をバス接続手段３５１のバッファに格納させる。

１フレ一ム分のシリアルデータがバッファに格納される
と、プロトコル変換制御手段３５３は、バス接続手段３
５１を制御し、時分割バス３６上の所定のタイムスロッ
トにバッファ内のデータを所定フォーマットに従って挿
入させる。これにより、バッファ内゛の１フレ一ム分の
データは、所定フォーマットの時分割データ形式で時分
割バス３６上に送出されて、ＣＰＵ３１　ａに転送され
る。

以上は、単方向性の場合のプロトコル変換動作の概要を
説明したものであるが、送信用と受信用のバス接続手段
を設けることにより、双方向性のデータ転送を行うこと
ができる。

また、第６図に示すように、シリアルデータ・リンク３
７に接続する各デバイス２８ａ〜２８ｃに対しパケット
転送が行われる場合は、時分割データを各パケット毎に
まとめることが必要である。

したがって、パケット転送を行う場合は、バス接続手段
を、シリアルデータ・リンク３７に接続する各デバイス
の数だけ設けることが必要である。

〔発明が解決しようとする問題点〕

時分割バスとシリアルデータ・リンクを接続する従来の
プロトコル・コンバータにおいては、共通バス側とシリ
アルデータリンク側のモジニール間でデータ転送を行う
場合、前述のように、バッファ内データ転送が終了する
までバス接続手段３５１は解放されず、バッファ内のデ
ータがすべて転送された後に解放状態となって、次の転
送データの受付けを開始していた。

しかしながら、シリアルデータ・リンク上にシリアルデ
ータを送出する場合には、■フレーム分のスペースを確
保するための応答処理やスペースの空き待ち時間等のた
め、時分割バス上のデータ転送に比べてはるかに多くの
時間を必要とする。

このため、時分割バス側から見た場合、時分割バス上の
デバイスにデータ転送を行う場合に比較して大きな応答
遅れが生じ、更に、複数のデータ転送を並行して処理で
きないために全体のスループットが低下するという問題
があった。

また、パケット転送のようにシリアルデータリンクに接
続される複数のモジュール間にデータ転送が行われる場
合は、各モジュール対応にバス接続手段を設けてそれぞ
れのデータ受付けとプロトコル変換を行う必要があった
。このため、プロトコル変換制御手段の行う処理及び構
成が複雑となるとともにバス接続手段がモジュールの個
数に比例して増加するという問題があった。

本発明は、時分割バス側とシリアルデータ・リンク間で
データ転送を行う場合のプロトコル変換を簡単なハード
ウェア構成で効率良く行い、データ転送の応答遅れを低
減させ、競合する複数のデ−ク転送処理を可能にして全
体のスループットを向上させるように改良したプロトコ
ル・コンバータを提供することを目的とする。

〔問題点を解決するための手段〕

本発明の講じた解決手段を、第１図を参照して説明する
。第１図は、本発明の基本構成をブロック図で示したも
のである。

第１図において、ｌＯはプロトコル・コンバータ、２１
は時分割バス、２２はシリアルデータ・リンクである。

プロトコル・コンバータ１０において、１１１〜１ｎは
複数のバス接続手段で、共通バス２１に共通に接続され
、内部にそれぞれバッファ１１１１〜１１ｎ、を有し、
時分割バス２１より転送される時分割データ中からその
バス接続手段に割り当てられた送信元アドレスのデータ
を抽出して、一伝送単位分のデータをそのバッファに格
納する。

バス接続手段１ｎ〜１ｎの個数は、時分割バス２１側の
各モジュール（図示せず）からシリアルデータ・リンク
２２側の各モジュール（図示せず）に対して同時に行わ
れるデータ転送個数を考慮して選定される。

１２はプロトコル変換制御手段で、時分割データの受付
けを行おうとするバス接続手段に受け付けるべきデータ
の送信元アドレスを割り当て、各バス接続手段に格納さ
れた１伝送単位のデータを所定フォーマットのシリアル
データに変換する処理を行う。

１３はシリアルリンク接続手段でプロトコル変換制御手
段１２によって作成された所定フォーマットのシリアル
データをシリアルデータ・リンク２２に送出する処理を
行う。

〔作　用〕

共通バス２１側のモジュール（図示せず）よりシリアル
データ・リンク２２側のモジュール（図示せず）に転送
すべきデータが時分割バス２１上に送出されて各バス接
続手段に受信されると、プロトコル変換制御手段１２は
、受信データから得られる送信元アドレスを１つのバス
接続手段（例えば１ｎとする）に割り当てる。

この場合、各バス接続手段１１１〜１１１に共通の時分
割バス２１上の同一の行先アドレスを持たせるようにす
れば、各バス接続手段１１、〜１１ｈはすべてこの同一
の行先アドレスに感応してシリアルデータ・リンク２２
側のモジュールに対するデータ転送であることを検出で
きるので、各バス接続手段１１１〜１ｎの受付は処理が
容易になり、送信元の割り当ても速やかに行うことがで
きる。

バス接続手段１ｎは、時分割バス２１から転送される時
分割データから割り当てられた送信元アドレスのデータ
を抽出して、そのバッファ１１１、に格納する。

バス接続手段１ｎにおけるデータ転送処理中に、他のモ
ジュールからのデータ転送があり、２組のデータ転送が
競合して行われると、プロトコル変換制御手段１２は、
他のバス接続手段（例えば１１２とする）に他のデータ
の送信元アドレスを割り当てる。

バス接続手段１ｎは、割り当てられた送信元アドレスに
従って時分割データより他のデータを抽出し、そのバッ
ファ１１１２に格納する。

以下同様にして、時分割バス２１側よりｋ　（ｋ＜ｎ）
組のデータが競合してシリアルデータ・リンク２２側に
転送されると、ｋ組のデータの各送信元アドレスかに個
のバス接続手段に割り当てられ、このに個のバス接続手
段によりそれぞれのデータが抽出されて各バッファに格
納される。

送信元アドレスの割り当ては、例えば、各バス接続手段
に予め優先順位を与えておき、その優先順位に従って順
番に行われる。いまバス接続手段Ｉｔ、の優先順位が最
も高く、以下順番に優先順位が下り、バス接続手段１ｎ
が最も低いとすると、バス接続手段１ｎ〜１１ｋに順番
に送信元アドレスが割り当てられる。

各バス接続手段１ｎ〜１１ｋは、そのバッファ１１１１
〜１１ｎに一伝送単位分のデータが格納されバッファが
フルになると、プロトコル変換制御手段１２にバッファ
フルを通知する。

プロトコル変換制御手段１２は、１つのバス接続手段（
例えば１１１とする）からバッファフルの通知を受ける
と、バス接続手段１１１のバッ゛ファ１１１１のデータ
を所定フォーマットのシリアルデータに変換し、シリア
ルリンク接続手段１３に指令して、所定プロトコルに従
ってシリアルデータ・リンク２２上に送出させる。以下
同様にして、バッファフルになった各バス接続手段のデ
ータが順次シリアルデータに変換されて、シリアルデー
タ・リンク２２上に送出される。

データ転送の終了した各バスポートは解放されて、次の
転送要求の受け付けを行う。

シリアルデータ・リンク２２側のモジュールより時分割
バス２１側のモジュールにデータ転送を行う場合は、従
来と同様に、シリアルリンク接続手段１３により受信さ
れたシリアルデータが１つのバス接続手段のバッファ内
に格納された後、所定プロトコルに従って時分割バス２
１上に送出される。

このシリアルデータ受信の場合は、送信用のバス接続手
段とは別個に受信用のバス接続手段を設けることにより
、又は、バス接続手段１ｎ〜１１ｈ中で受信用に確保さ
れている１つのパスポートを用いることにより行われる
（後者については、実施例の項で詳細に説明する）。

以上のように、時分割バスに共通に接続されて時分割バ
ス側からの転送要求の受付けを行うバス接続手段を複数
個設け、それぞれに送信元アドレスを割り当てて各送信
元アドレスのデータを抽出、格納させることにより、複
数のデータ転送が競合する場合も、それらに対する即時
受付けが可能となり、かつその受付は処理も簡単化され
るので、応答遅れが低減され、全体のスルーブツトを向
上させることができる。

また、バス接続手段の数もデータ転送を行う各モジニー
ル数よりも少くて済むので、ハードウェアの構成も簡単
化することができる。

〔実施例〕

本発明の実施例を、第２図〜第４図を参照して説明する
。第２図は、本発明の一実施例の構成のブロック図であ
り、第３図及び第４図はその動作タイミングチャートで
ある。

（Ａ）実施例の構成 プロトコル・コンバータ１０、時分割バス２１、シリア
ルデータ・リンク２２、バス接続手段１１１〜１１゜、
プロトコル変換制御手段１２、シリアルリンク接続手段
１３、バッファ１１ｎ〜１１１、については、第１図で
説明したとおりである。

この実施例では、各バス接続手段１ｎ〜１１、に同一の
行先アドレスを持たせている。これにより、各バス接続
手段１ｎ〜１１ｎは、すべてこの同一の行先アドレスに
感応してシリアルデータ・リンク２２側のモジュールに
対するデータ転送であることを容易に検出することがで
き、プロトコル返還制御手段１２も、送信元割り当て処
理を容易に行うことができる。

バス接続手段１１ｔ（ｉ”１〜ｎ）において、１１２１
はバス結合部で、内部にプロセッサ（図示せず）を備え
、時分割バス２１から転送されたデータ中のコントロー
ル及びアドレス情報を解読する処理、転送データがシリ
アルデータ・リンク側に転送されるものかを判別してプ
ロトコル変換制御手段１２に通知する処理、その送信元
アドレスが当該バス接続手段１１＋　に割り当てられた
アドレスと一致しているかを判別して受け付ける処理、
バッファ１１１ｉにあるシリアルデータ・リンク２２側
からの受信データに所定フォーマットに従ってコントロ
ール及びアドレス情報を付加して時分割バス２１上に送
出する処理、バッファ１１１１の状態を監視し、一伝送
単位分く１フレ一ム分）のデータが格納されたときにバ
ッファ・フルを、空き（エンプティ）状態になったとき
にバッファ・エンプティをプロトコル変換制御手段１２
に通知する等の各処理を行う。

プロトコル変換制御手段１２において、１２１は選択制
御部、１２２はバッファ選択部、１２３はフレーム制御
部である。

選択制御部１２１は、各バス接続手段からの転送要求受
信の通知を受け、予め決められた優先順位に従って順番
に送信元アドレスを各バス接続手段に割り当てる処理、
バス接続手段からバッファ・フルの通知を受け、バッフ
ァ選択部１２２を制御してそのバス接続手段のバッファ
を選択してシリアルリンク接続手段１３に送らせるとと
もに、フレーム制御部１２３を制御して所定フォーマッ
トのシリアルデータを作成せる処理、受信用のバス接続
手段を常に１個確保し、シリアルリンク接続手段１３か
らの転送要求受信通知をフレーム解析部１２３を介して
受けると、バッファ選択部１２２及び受信用のバス接続
手段を制御して、シリアルデータを受信用のバス接続手
段のバッファに格納させる等の各処理を行う。

（Ｂ）実施例の動作 実施例の動作を、第３図の動作タイムチャートを参照し
て説明する。

この実施例においては、各バスポートに送信元アドレス
を割り当てる優先順位はパスポート１１１が最も高く、
以下順番に順位が下り、パスポート１ｎ、の優先順位が
最も低く選定される。また、シリアルデータ・リンク２
２側より受信されたシリアルデータは最優先でバッファ
に格納する必要があるので、エンプティ状態の各バスポ
ート中の最上位のものが受信用バッファとして選定され
る。

シリアルデータが受信されないときに時分割バス２１側
の転送データが受信された場合は、エンプティ状態で最
上位のパスポートに送信元アドレスが割り当てられ、次
の優先順位のパスポートが受信用となる。これらの処理
は、選択制御部１２１において行われる。

時分割バス２１上を転送する時分割データ及びシリアル
データ・リンク２２上を転送するシリアルデータの各フ
ォーマットは各種の形式があるが、いずれのフォーマッ
トにおいても、データ送信元及び受信先を指示するアド
レス情報、シリアルデータ・リンク２２側にデータ転送
する場合の同一の先行アドレス情報、データ転送が時分
割バス側とシリアルデータ・リンク側のいずれのモジュ
ールに対して行われるかの指示やデータ量等、データ転
送に必要なコントロール情報を有している。

以下、時分割バス２１側のモジュール（図示せず）より
シリアルデータ・リンク２２側のモジュール（図示せず
）にデータを転送する送信動作と、シリアルデータ・リ
ンク２２側のモジュールより時分割バス２１側のモジニ
ールにデータを転送する受信動作に分けて説明する。

（１）時分割バス側からの送信動作 時分割バス２１側のモジュールよりシリアルデータ・リ
ンク２２側のモジュールにデータを転送する動作を、第
３図を参照して説明する。

■　時分割バス２１側のモジュールは、所定プロトコル
に従って最初にコントロール及びアドレスの各情報を時
分割バス２１上に送出する（第３図のＴ１サイクル）。

■　コントロール及びアドレス情報を受信した各バス接
続手段はこれらの情報を解読し、同一の行先アドレスか
らシリアルデータ・リンク２２側のモジュールに対する
転送であることを検出した場合は、そのアドレス情報と
ともに、転送要求の受信を選択制御部１２１に通知する
。

■　選択制御部１２１は、この転送要求受信の通知を受
けると、エンプティ状態にある各バス接続手段中の最上
位のバスポー）（１１１とする）に送信元アドレス（Ａ
ＤＳ、　とする）を割り当てる。

■　バス接続手段１ｎ０バス結合部１１２Ｉは割り当て
られた送信元アドレスＡＤＳ、を記憶し、以降の時分割
データ中から送信元アドレスＡＤＳ、を待ったシリアル
データ・リンク２２側のモジュール向はデータを抽出し
て、そのバッファ１１１１に格納する。

■　送信アドレスＡＤＳ、のデータは、第３図において
時分割でＴｚ　、　Ｔ４　、　Ｔｓ　、　Ｔｓ等の各サ
イクルにおいて転送される。いま４サイクルで１伝送単
位（１フレーム）分のデータが送されるとすると、Ｔ６
の時点でバッファ１１１１に１フレ一ム分のデータが格
納されてバッファ・フルとなる。

バッファ１１ｎがフルとなると、バス結合部１１２１は
、選択制御部１２１にバッファ・フルを通知する。

■　選択制御部１２１は、このバッファ・フルの通知を
受けるとバッファ選択部１２２を制御してバッファ１１
１１を選択させる。

更に、フレーム制御部１２３を介してシリアルリンク接
続手段１３が空き状態にあることを検出すると、フレー
ム制御部１２３に指令して、所定フォーマットのシリア
ルデータの転送を行わせる。

■　フレーム制御部１２３は、シリアル転送手段１３を
制御し、バッファ選択部１２２を介してバッファ１１１
１より読み出されたデータにフレーム開始及び終了フラ
グやコントロール情報を付加して所定のフォーマットの
シリアルデータを作成し、所定のプロトコルに従ってシ
リアルデータ・リンク２２に送出する。

１フレ一ム分のデータは、Ｔ、〜Ｔ１２の連続したサイ
クルでシリアルデータ・リンク２２に送出される。

■　バッファ１１１１内の１フレ一ム分のデータ転送が
終了し、バッファ１１１１がエンプティになると、バス
結合部１２１１は、バッファ・エンプティを選択制御部
１２１に通知する。

選択制御部１２１は、このバッファ・エンプティの通知
を受けると、バスポート１ｎがデータ受付は可能になっ
たことを知り、次のデータ受付けを行うパスポートの候
補とする。

なお、バス結合部１２１１は、送信元アドレスＡＤＳ、
の１フレ一ム分のデータを受信するまでは占有状態にあ
って、他の送信元アドレスのデータの受信は行わないが
、７８時で１フレ一ム分９データをバッファ１１１１に
格納すると占有状態が解除となって、転送要求の受付け
を行う。

■　パスポート１ｎが送信元アドレスＡＤＳ１のデータ
受信処理中に、他の送信元アドレスのデータが時分割バ
ス２１から転送されてくると、受信処理を行っていない
他のバス接続手段は、前述の■と同様にそのコントロー
ル及びアドレス情報を解読し、シリアルデータ・リンク
２２側のモジュールに対する転送であることを検出する
と、そのアドレス情報とともに転送要求受信を選択制御
部１２１に通知する。

選択制御部１２１は、この通知を受けると、エンプティ
状態にあるバス接続手段中の最上位のパスポート１１２
にその送信元アドレス（ＡＤＳ２　とする）を割り当て
る。

以下前述の■〜■の処理がバスポー）１１２において行
われ、送信元アドレスＡＤＳ２の１フレ一ム分のデータ
の受信とシリアルデータ・リンク２２への送出処理が、
パスポート１１１における処理と並行して行われる。

■　以下同様にして、時分割バス２１側よりｋ（ｋ＜ｎ
）組のデータが競合してシリアルデータ・リンク２２側
に転送されると、ｋ組のデータの各送信元アドレスが所
定の優先順位に従ってに個のパスポートに順番に割り当
てられ、このに個のパスポートにおいて、前述の■〜■
の処理が並行して行われる。

なふ、各パスポートにおけるバッファ・フルの通知が競
合する場合は、選択制御部１２１は、競合するパスポー
トを待ち状態にし、シリアル転送手段１３が空き状態に
なったときにバッファ・フルの通知順に順番にシリアル
データ・リンク２２に送出する。

（２）シリアルデータ・リンク２２側からの受信動作シ
リアルデータ・リンク２２側のモジュールより時分割バ
ス２１側のモジュールにデータを転送する場合の動作を
、第４図を参照して説明する。

■　シリアルデータ・リンク２２側のモジュールより所
定のプロトコルに従ってシリアルデータ・リンク２２に
送出されたシリアルデータが、Ｔ＋　サイクルにおいて
シリアルリンク接続手段１３に受信されると、シリアル
リンク接続手段１３は、そのコントロール及びアドレス
情報をフレーム制御部１２３に送る。

■　フレーム制御部１２３は、シリアルデータのコント
ロール及びアドレス情報を解読し、シリアルデータ・リ
ンク２２側のモジュールより時分割バス２１側のモジュ
ールに対する転送要求であることを検出すると、選択制
御部１２１にその転送要求を通知する。

■　選択制御部１２１は、このシリアルリンク２２側の
転送要求を受けると（第４図のＴ２サイクル）、エンプ
ティ状態にある各バス接続手段中で最も優先順位の高い
バス接続手段（１１、とする）を受信用のバス接続手段
に選定し、バッファ選択部１２２にバス接続手段１ｎの
バッファ１１ｎを選択させて、１フレ一ム分のシリアル
データを格納させる。

■　１フレ一ム分のシリアルデータがバッファ１１１、
に格納されると（第４図のＴ２サイクル）、バス結合部
１１２にはこのデータにコントロール及びアドレス情報
を付加し、所定のプロトコルに従って、コントロール情
報、アドレス情報及びデータを時分割で時分割バス２１
上に送出する（第４図、Ｔ３〜Ｔ　＋　ｏ　）。１フレ
一ム分のデータは、ＴｎＴｎＴ８及びＴ、。の４サイク
ルに分割されて転送される。

■　１フレ一ム分のデータの転送が終了し、バッファ１
１ｎがエンプティになると、バス結合部１１２．は、バ
ッファ・エンプティを選択制御部１２１に通知する。

■　選択制御部１２１は、このバッフγ・エンプティの
通知を受けると、バス接続手段１１゜が解放状態となり
、データの受付けが可能になったことを知り、次のデー
タ受付けを行うバス接続手段の候補とする。

なお、シリアルデータ受信用のバス接続手段は常に１個
は確保されており、ｎ−１個のバス接続手段がすべて時
分割バス２１側の送信用に使用されているときは、以後
の時分割バス２１側からの転送要求の受付けは行われず
、ｎ−１個のバス接続手段中の１個がエンプティとなる
まで待たされる。

以上本発明の一実施例について説明したが、本発明の実
施例はこの実施例に限定されるものではない。例えば、
受信用のバス接続手段は、予め特定のバス接続手段に割
り当るようにしてもよい。

〔発明の効果〕

以上説明したように、本発明によれば、次の諸効果が得
られる。　′ （イ）時分割バス側からの転送要求を受け付はバス接続
手段を複数個設けるようにしたので、複数の転送要求が
競合する場合もそれらの即時受け付けが可能となり、か
つその受付は処理も簡単化されるので、応答遅れが低減
され全体のスループットを向上させることができる。

（ｒｌ）バス接続手段の数がデータ転送を行う各モジュ
ール数よりも少くて済むので、同数を必要とする従来の
プロトコル・コンバータよリモハードウェアの構成を簡
単化することができる。

【図面の簡単な説明】

第１図は本発明の基本構成の説明図、 第２図は本発明の一実施例の構成の説明図、第３図は同
実施例における時分割バス側からのデータ送信動作のタ
イミングチャート、第４図は同実施例におけるシリアル
データ・リンク側からのデータ受信動作のタイミ ングチャート、 第５図は従来のプロトコル変換方式の説明図、第６図は
シリアルデータ・リンクにおけるパケット転送の説明図
である。 第１図及び第２図において、 １０・・・プロトコル・コンバータ、１１１〜１１９・
・・バス接続手段、１２・・・プロトコル変換制御手段
、１３・・・シリアルリンク接続手段、１１１１〜１１
１ｏ・・・バッファ、２１・・・時分割ハス、２２・・
・シリアルデータ・リンク。

Claims (3)

【特許請求の範囲】
1. （１）時分割バス（２１）とシリアルデータ・リンク（
   ２２）を接続してプロトコル変換を行うプロトコル・コ
   ンバータ（１０）において、 （ａ）時分割バス（２１）に共通に接続され、内部にそ
   れぞれバッファ（１１１＿１〜１１１＿ｎ）を有する複
   数のバス接続手段（１１＿１〜１１＿ｎ）であって、時
   分割バス（２１）から転送される時分割データ中からそ
   のバス接続手段に割り当てられた送信元アドレスのデー
   タを抽出し、その一伝送単位分のデータをそのバス接続
   手段のバッファに格納する複数のバス接続手段（１１＿
   １〜１１＿ｎ）と、 （ｂ）時分割バス（２１）からの時分割データの受付け
   を行おうとするバス接続手段に受け付けるべきデータの
   送信元アドレスを割り当て、各バス接続手段のバッファ
   に格納された一伝送単位のデータを所定フォーマットの
   シリアルデータに変換するプロトコル変換制御手段（１
   ２）と、 （ｃ）プロトコル変換制御手段（１２）によって作成さ
   れた所定フォーマットのシリアルデータをシリアルデー
   タ・リンク（２２）に送出するシリアルリンク接続手段
   （１３）、 を備えたことを特徴とするプロトコル・コンバータ。
2. （２）各バス接続手段（１１＿１〜１１＿ｎ）が、共通
   の時分割バス（２１）に接続され、この共通の時分割バ
   ス（２１）上の同一の行先アドレスを持つことを特徴と
   する特許請求の範囲第１項記載のプロトコル・コンバー
   タ。
3. （３）プロトコル変換制御手段（１２）が、バス接続手
   段（１１＿１〜１１＿ｎ）中の一つをシリアルデータ・
   リンク（２２）側からのデータ受信用に確保しているこ
   とを特徴とする特許請求の範囲第１項又は第２項記載の
   プロトコル・コンバータ。