JPH0142012B2 - - Google Patents
Info
- Publication number
- JPH0142012B2 JPH0142012B2 JP57041580A JP4158082A JPH0142012B2 JP H0142012 B2 JPH0142012 B2 JP H0142012B2 JP 57041580 A JP57041580 A JP 57041580A JP 4158082 A JP4158082 A JP 4158082A JP H0142012 B2 JPH0142012 B2 JP H0142012B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- subchannel
- address
- transmission
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は情報処理システムにおけるプロセツサ
間、例えば通信制御処理装置と中央処理装置との
間の通信方式に係わり、特に各プロセツサの各メ
ツセージバツフア種別対応に効率的に通信を行う
方式に関するものである。
間、例えば通信制御処理装置と中央処理装置との
間の通信方式に係わり、特に各プロセツサの各メ
ツセージバツフア種別対応に効率的に通信を行う
方式に関するものである。
第１図は本発明で対象としている情報処理シス
テムの一例で、複数のプロセツサ１がそれぞれプ
ロセツサ間接続装置（PCE）２を通してループ
状伝送路により相互に接続されている例である。
このようなシステムにおいて、従来のプロセツサ
間通信方式では、各プロセツサ１からプロセツサ
間接続装置２へ送受信要求するための窓口（サブ
チヤネル）は１個としていた。この場場合の各プ
ロセツサに具備されたバツフアとサブチヤネルの
対応を第２図ａに示す。即ち、第２図ａはプロセ
ツサＡ，Ｂとも、複数のメデイアに対して１種類
のバツフアを具備し、通信用パスとしてそれぞれ
１個のサブチヤネル（SBCH）を窓口とすること
を示している。
テムの一例で、複数のプロセツサ１がそれぞれプ
ロセツサ間接続装置（PCE）２を通してループ
状伝送路により相互に接続されている例である。
このようなシステムにおいて、従来のプロセツサ
間通信方式では、各プロセツサ１からプロセツサ
間接続装置２へ送受信要求するための窓口（サブ
チヤネル）は１個としていた。この場場合の各プ
ロセツサに具備されたバツフアとサブチヤネルの
対応を第２図ａに示す。即ち、第２図ａはプロセ
ツサＡ，Ｂとも、複数のメデイアに対して１種類
のバツフアを具備し、通信用パスとしてそれぞれ
１個のサブチヤネル（SBCH）を窓口とすること
を示している。
上記従来システムにおけるプロセツサ間通信動
作の一例を第３図ａに示す。第３図ａにおいて、
プロセツサＡはプロセツサＢへ転送する場合、送
信要求名令（WREQ）を発行する。プロセツサ
Ａに接続されたプロセツサ間接続装置（PCEa）
はWREQ命令を受へ取ると、プロセツサＡへ受
付応答（CE）を返すとともに、相手プロセツサ
間接続装置（PCEb）を通してプロセツサＢへ、
該送信要求を入出力割込（ATN）により通知す
る。これを契機に、プロセツサＢは読込み命令
（READ）を出し、PCEbを通して相手プロセツサ
のPCEaへ送信する。PCEaはREAD命令を受け取
ると、マツチングがとれた旨の応答（DE）をプ
ロセツサＡに通知する。このマツチング完了を確
認して、プロセツサＡはWRITE命令を出し、デ
ータ転送動作が実行される。そして、送信側
PCEaはWRITEデータの送出が終了するとプロ
セツサＡへ転送終了報告（CE、DE）を行い、受
信側PCEbは受信が完了すると、プロセツサＢへ
受信終了報告（CE、DE）を行う。
作の一例を第３図ａに示す。第３図ａにおいて、
プロセツサＡはプロセツサＢへ転送する場合、送
信要求名令（WREQ）を発行する。プロセツサ
Ａに接続されたプロセツサ間接続装置（PCEa）
はWREQ命令を受へ取ると、プロセツサＡへ受
付応答（CE）を返すとともに、相手プロセツサ
間接続装置（PCEb）を通してプロセツサＢへ、
該送信要求を入出力割込（ATN）により通知す
る。これを契機に、プロセツサＢは読込み命令
（READ）を出し、PCEbを通して相手プロセツサ
のPCEaへ送信する。PCEaはREAD命令を受け取
ると、マツチングがとれた旨の応答（DE）をプ
ロセツサＡに通知する。このマツチング完了を確
認して、プロセツサＡはWRITE命令を出し、デ
ータ転送動作が実行される。そして、送信側
PCEaはWRITEデータの送出が終了するとプロ
セツサＡへ転送終了報告（CE、DE）を行い、受
信側PCEbは受信が完了すると、プロセツサＢへ
受信終了報告（CE、DE）を行う。
以上のように、従来のプロセツサ間通信方式で
は、送信用窓口と受信用窓口が同一であるため、
プロセツサ相互間で送受のマツチングをとつて通
信する必要があり、送信要求を相手プロセツサへ
入出力割込により通知し、これを契機に読込み命
令を出してマツチングをとる方法が行なわれてい
た。このため、ソフトウエアによる割込み処理オ
ーバヘツドが増加する欠点があつた。また、この
間、送信側のプロセツサ間接続装置はマツチング
待になり、受信側のプロセツサ間接続装置は読込
み指令待となるため、この間の他プロセツサから
の要求に対しては使用中応答をすることになり、
再試行のためのソフトウエアオーバヘツドが増加
し、バスの有効利用率が低下する欠点があつた。
さらに、プロセツサ間の通信データとして、今
後、メツセージ、音声、画像等の多様化が予想さ
れるので、第２図ａに示すように一種類のバツフ
アで、これら全てに対応することは、バツフア管
理オーバヘツドの増加、バツフアの利用率の低下
などの欠点がある。
は、送信用窓口と受信用窓口が同一であるため、
プロセツサ相互間で送受のマツチングをとつて通
信する必要があり、送信要求を相手プロセツサへ
入出力割込により通知し、これを契機に読込み命
令を出してマツチングをとる方法が行なわれてい
た。このため、ソフトウエアによる割込み処理オ
ーバヘツドが増加する欠点があつた。また、この
間、送信側のプロセツサ間接続装置はマツチング
待になり、受信側のプロセツサ間接続装置は読込
み指令待となるため、この間の他プロセツサから
の要求に対しては使用中応答をすることになり、
再試行のためのソフトウエアオーバヘツドが増加
し、バスの有効利用率が低下する欠点があつた。
さらに、プロセツサ間の通信データとして、今
後、メツセージ、音声、画像等の多様化が予想さ
れるので、第２図ａに示すように一種類のバツフ
アで、これら全てに対応することは、バツフア管
理オーバヘツドの増加、バツフアの利用率の低下
などの欠点がある。
本発明はこれらの欠点を除去するため、バツフ
アを各メデイア対応に分割し、各バツフア種別毎
に送信用と受信用のサブチヤネルをプロセツサ間
接続装置に設け、サブチヤネルアドレスの１ビツ
トを送信用と受信用の区別に用い、プロセツサか
らの送信指示により指定されたサブチヤネルアド
レスの該当ビツトを反転して宛先アドレスとする
ことにより、プロセツサ間の効率的な通信を可能
にするものである。
アを各メデイア対応に分割し、各バツフア種別毎
に送信用と受信用のサブチヤネルをプロセツサ間
接続装置に設け、サブチヤネルアドレスの１ビツ
トを送信用と受信用の区別に用い、プロセツサか
らの送信指示により指定されたサブチヤネルアド
レスの該当ビツトを反転して宛先アドレスとする
ことにより、プロセツサ間の効率的な通信を可能
にするものである。
以下、図面について本発明の内容を詳細に説明
する。
する。
本発明による場合のバツフアとサブチヤネルの
対応を第２図ｂに示し、プロセツサ間通信動作の
一例を第３図ｂに示す。
対応を第２図ｂに示し、プロセツサ間通信動作の
一例を第３図ｂに示す。
第２図ｂの場合、プロセツサＡおよびＢとも、
メツセージ、音声、画像等の各メデイア対応にそ
れぞれ最適バツフア長のバツフアプールを具備
し、各バツフアプール対応にREAD用、WRITE
用のサブチヤネル（SBCH）により各々に通信パ
スが設定されている。この各バツフアプール対応
にREAD用、WRITE用サブチヤネルによるパス
を設定することにより、バツフア管理オーバヘツ
ドが削減される。また、マツチング待、読込み待
時のBUSY応答に対する再試行オーバヘツドは、
READ用、WRITE用として割付けた複数のサブ
チヤネルを多重動作させることにより回避され
る。割込みオーバヘツドの削減は、第３図ｂに示
すように、READ側のサブチヤネルに対して先
行READ（CNVT（Ｒ）とREADのコマンドチエ
イン）を行うことにより対処できる。
メツセージ、音声、画像等の各メデイア対応にそ
れぞれ最適バツフア長のバツフアプールを具備
し、各バツフアプール対応にREAD用、WRITE
用のサブチヤネル（SBCH）により各々に通信パ
スが設定されている。この各バツフアプール対応
にREAD用、WRITE用サブチヤネルによるパス
を設定することにより、バツフア管理オーバヘツ
ドが削減される。また、マツチング待、読込み待
時のBUSY応答に対する再試行オーバヘツドは、
READ用、WRITE用として割付けた複数のサブ
チヤネルを多重動作させることにより回避され
る。割込みオーバヘツドの削減は、第３図ｂに示
すように、READ側のサブチヤネルに対して先
行READ（CNVT（Ｒ）とREADのコマンドチエ
イン）を行うことにより対処できる。
また、第２図ｂの場合のアドレス管理の複雑化
については、プロセツサから指示された送信アド
レスのあらかじめ決められたビツトをみて送信先
サブチヤネルアドレスであるかどうかをチエツク
し、送信用ならば、これを受信先サブチヤネルア
ドレスに変換して送り出すことにより、送受信ア
ドレスに規則性を持たせアドレス管理を容易化し
ハードウエアによるアドレスチエツクを可能にで
きる。
については、プロセツサから指示された送信アド
レスのあらかじめ決められたビツトをみて送信先
サブチヤネルアドレスであるかどうかをチエツク
し、送信用ならば、これを受信先サブチヤネルア
ドレスに変換して送り出すことにより、送受信ア
ドレスに規則性を持たせアドレス管理を容易化し
ハードウエアによるアドレスチエツクを可能にで
きる。
第４図は本発明による場合のフレームフオーマ
ツトの一例である。第４図に示すように、宛先ア
ドレスDAをプロセツサアドレスとサブチヤネル
アドレスに分離することにより、１つのサブチヤ
ネルを複数の宛先プロセツサで共用でき（共用サ
ブチヤネル）、サブチヤネル数の削減、使用効率
の向上および、バツフアをプロセツサ対応に設け
る必要がないため、分割損の削減が可能である。
ツトの一例である。第４図に示すように、宛先ア
ドレスDAをプロセツサアドレスとサブチヤネル
アドレスに分離することにより、１つのサブチヤ
ネルを複数の宛先プロセツサで共用でき（共用サ
ブチヤネル）、サブチヤネル数の削減、使用効率
の向上および、バツフアをプロセツサ対応に設け
る必要がないため、分割損の削減が可能である。
第５図は本発明の中心をなすプロセツサ間接続
装置（PCE）の一実施例で、プロセツサアドレ
スレジスタ（PAR）２０１、宛先アドレスレジ
スタ（DER）２０３、通信制御部（CC）２０
４、サブチヤネルアドレスレジスタ（SBA）２
０６、サブチヤネル（SBCH）２０７、サブチヤ
ネル読出しレジスタ（SBOR）２０８、サブチヤ
ネル書込みレジスタ（SBIR）２０９、フレーム
送出スタツク（FTS）２１１、“０”発生器２１
２、伝送制御部（TRC）２１３、受信アドレス
レジスタ（RAR）２１６、プロセツサアドレス
比較器（COMP）２１７、送受信バツフア
（BUF）２２１などで構成されている。
装置（PCE）の一実施例で、プロセツサアドレ
スレジスタ（PAR）２０１、宛先アドレスレジ
スタ（DER）２０３、通信制御部（CC）２０
４、サブチヤネルアドレスレジスタ（SBA）２
０６、サブチヤネル（SBCH）２０７、サブチヤ
ネル読出しレジスタ（SBOR）２０８、サブチヤ
ネル書込みレジスタ（SBIR）２０９、フレーム
送出スタツク（FTS）２１１、“０”発生器２１
２、伝送制御部（TRC）２１３、受信アドレス
レジスタ（RAR）２１６、プロセツサアドレス
比較器（COMP）２１７、送受信バツフア
（BUF）２２１などで構成されている。
以下、第３図ｂの本発明による場合のプロセツ
サ間通信動作例について、第５図のプロセツサ間
接続装置の動作を中心に説明する。前提条件とし
て、あらかじめPAR２０１に当該プロセツサ固
有のアドレスが設定されているものとする。ま
た、送信用サブチヤネルアドレスは奇数アドレ
ス、受信サブチヤネルアドレスは偶数アドレスで
あるとする。
サ間通信動作例について、第５図のプロセツサ間
接続装置の動作を中心に説明する。前提条件とし
て、あらかじめPAR２０１に当該プロセツサ固
有のアドレスが設定されているものとする。ま
た、送信用サブチヤネルアドレスは奇数アドレ
ス、受信サブチヤネルアドレスは偶数アドレスで
あるとする。
〔先行READ受付動作〕
PCEbでは、プロセツサＢからの先行READ要
求CNWT（Ｒ）が入力バス２０２にのると、宛先
アドレスがDAR２０３に設定される。通信制御
部２０４は、該DAR２０３の最下位ビツト２０
５の“０”チエツクを行い、“０”ならば、DAR
２０３のサブチヤネルアドレス対応部をSBA２
０６にセツトする。
求CNWT（Ｒ）が入力バス２０２にのると、宛先
アドレスがDAR２０３に設定される。通信制御
部２０４は、該DAR２０３の最下位ビツト２０
５の“０”チエツクを行い、“０”ならば、DAR
２０３のサブチヤネルアドレス対応部をSBA２
０６にセツトする。
次に通信制御部２０４は、SBA２０６で指定
されたサブチヤネル２０７の内容をSBOR２０８
に読み出す。そして、該当サブチヤネルが空状態
ならば、先行READがあつたことを表示して
SBIR２０９にセツトし、これをSBA２０６で指
定するサブチヤネル２０７のアドレスに書き込
み、プロセツサＢへ受付応答（CE）を出力バス
２１０を介して返す。この時点で該サブチヤネル
はREAD待状態となる。また、該PCEbは空状態
となり、他要求の受付けが可能となる。
されたサブチヤネル２０７の内容をSBOR２０８
に読み出す。そして、該当サブチヤネルが空状態
ならば、先行READがあつたことを表示して
SBIR２０９にセツトし、これをSBA２０６で指
定するサブチヤネル２０７のアドレスに書き込
み、プロセツサＢへ受付応答（CE）を出力バス
２１０を介して返す。この時点で該サブチヤネル
はREAD待状態となる。また、該PCEbは空状態
となり、他要求の受付けが可能となる。
PCEaでは、プロセツサＡからのWRITE要求
CNWT（Ｗ）が入力バス２０２にのると、宛先ア
ドレスがDAR２０３に設定される。通信制御部
２０４は、該DAR２０３の最下位ビツト２０５
の“１”チエツクを行い、“１”ならば、DAR２
０３のサブチヤネルアドレス対応部をSBA２０
６にセツトする。次に通信制御部２０４は、先行
READの場合と同様にして該当サブチヤネルの
内容をチエツクし、空状態ならば、SBA２０６
で指定するサブチヤネル２０７のアドレスに
WRITE要求があつたことを表示し、プロセツサ
Ａへ受付応答（CE）を返す。次に、フレーム送
出スタツク２１１にDAR２０３のプロセツサア
ドレスおよびサブチヤネルアドレスをスタツクす
る。ただし、サブチヤネルアドレスの最下位ビツ
トは、宛先サブチヤネルのREAD用を指定する
ため、“０”発生器２１２により強制的に“０”
にする。その後、WRITE要求フレームの送信依
頼を伝送制御部２１３へ行う。伝送制御部２１３
は、伝送路２１４から送信権を獲得すると、フレ
ーム送出スタツク２１１の送信要求を第４図に示
すフレーム（WRITE要求フレーム）に組立て、
順次、伝送路２１５へ送出する。フレーム送出ス
タツク２１１の送信要を全て送出すると、送信権
を伝送路２１５へ送る。
CNWT（Ｗ）が入力バス２０２にのると、宛先ア
ドレスがDAR２０３に設定される。通信制御部
２０４は、該DAR２０３の最下位ビツト２０５
の“１”チエツクを行い、“１”ならば、DAR２
０３のサブチヤネルアドレス対応部をSBA２０
６にセツトする。次に通信制御部２０４は、先行
READの場合と同様にして該当サブチヤネルの
内容をチエツクし、空状態ならば、SBA２０６
で指定するサブチヤネル２０７のアドレスに
WRITE要求があつたことを表示し、プロセツサ
Ａへ受付応答（CE）を返す。次に、フレーム送
出スタツク２１１にDAR２０３のプロセツサア
ドレスおよびサブチヤネルアドレスをスタツクす
る。ただし、サブチヤネルアドレスの最下位ビツ
トは、宛先サブチヤネルのREAD用を指定する
ため、“０”発生器２１２により強制的に“０”
にする。その後、WRITE要求フレームの送信依
頼を伝送制御部２１３へ行う。伝送制御部２１３
は、伝送路２１４から送信権を獲得すると、フレ
ーム送出スタツク２１１の送信要求を第４図に示
すフレーム（WRITE要求フレーム）に組立て、
順次、伝送路２１５へ送出する。フレーム送出ス
タツク２１１の送信要を全て送出すると、送信権
を伝送路２１５へ送る。
〔READとWRITEのマツチング動作〕
PCEbでは、伝送路２１４からWRITE要求フ
レームの宛先アドレス（第４図のDA）を受信す
ると、伝送制御部２１３は該アドレスをRAR２
１６に設定する。比較器２１７はPAR２０１の
自プロセツサアドレスとRAR２１６内の宛先プ
ロセツサアドレスを比較し、一致すると一致信号
２１８を出力する。この一致信号２１８と
READを示すRAR２１６の最下位ビツトの反転
信号２１９（Ｉはインバータを示す）との論理積
がAND回路２２０でとられることにより、RAR
２１６の宛先アドレスのサブチヤネルアドレスが
SBA２０６に設定される。これを並行して、自
宛フレームの場合、送受信バツフア２２１に該フ
レームがバツフアリングされる。次に受信フレー
ムがWRITE要求フレームの場合、通信制御部２
０４はSBA２０６で指定される対応サブチヤネ
ルをSBCH２０７からSBOR２０８へ読み出し、
すでに先行READが出ているかどうかをチエツ
クする。もし先行READが出ていれば、READ
中表示を行い、SBIR２０９を介してSBA２０６
で指定するSBCH２０７のアドレスに書き込む。
その後、プロセツサＢに対して、先行READに
対するマツチングが取れた旨の応答（DE）を出
力バス２１０を介して通知するとともに、バツフ
ア２２１から該フレームの送信元アドレス（第４
図のSA）を読み出し、DAR２０３を介してフレ
ーム送出スタツク２１１に応答要求としてスタツ
クする。該応答要求は、WRITE要求の送信と同
様にして伝送路２１５へ送信される。ただし、送
信権は、該応答先に指名付与して次の転送動作ま
での間に、他の割込が入れないようにする。この
ようにして、BUSY応答が発生しないようにし
ている。
レームの宛先アドレス（第４図のDA）を受信す
ると、伝送制御部２１３は該アドレスをRAR２
１６に設定する。比較器２１７はPAR２０１の
自プロセツサアドレスとRAR２１６内の宛先プ
ロセツサアドレスを比較し、一致すると一致信号
２１８を出力する。この一致信号２１８と
READを示すRAR２１６の最下位ビツトの反転
信号２１９（Ｉはインバータを示す）との論理積
がAND回路２２０でとられることにより、RAR
２１６の宛先アドレスのサブチヤネルアドレスが
SBA２０６に設定される。これを並行して、自
宛フレームの場合、送受信バツフア２２１に該フ
レームがバツフアリングされる。次に受信フレー
ムがWRITE要求フレームの場合、通信制御部２
０４はSBA２０６で指定される対応サブチヤネ
ルをSBCH２０７からSBOR２０８へ読み出し、
すでに先行READが出ているかどうかをチエツ
クする。もし先行READが出ていれば、READ
中表示を行い、SBIR２０９を介してSBA２０６
で指定するSBCH２０７のアドレスに書き込む。
その後、プロセツサＢに対して、先行READに
対するマツチングが取れた旨の応答（DE）を出
力バス２１０を介して通知するとともに、バツフ
ア２２１から該フレームの送信元アドレス（第４
図のSA）を読み出し、DAR２０３を介してフレ
ーム送出スタツク２１１に応答要求としてスタツ
クする。該応答要求は、WRITE要求の送信と同
様にして伝送路２１５へ送信される。ただし、送
信権は、該応答先に指名付与して次の転送動作ま
での間に、他の割込が入れないようにする。この
ようにして、BUSY応答が発生しないようにし
ている。
一方PCEaでは、伝送路２１４からWRITE要
求に対する応答フレームを受信すると、該フレー
ムを送受信バツフア２２１にバツフアリングする
とともに、該フレームの宛先アドレス（DA）か
らサブチヤネルアドレスをDAR２０３経由で
SBA２０６に設定し、SBCH２０７の対応サブ
チヤネルをSBOR２０８に読み出す。そして、も
し該サブチヤネルにWRITE要求が表示されてい
れば、これをWRITE中表示に変更し、SBIR２
０９経由で、SBA２０６で指定するSBCH２０
７のアドレスに書き込むとともに、プロセツサＡ
に対して出力バス２１０を介し、WRITEに対す
るマツチングが取れた旨の応答（DE）を通知す
る。
求に対する応答フレームを受信すると、該フレー
ムを送受信バツフア２２１にバツフアリングする
とともに、該フレームの宛先アドレス（DA）か
らサブチヤネルアドレスをDAR２０３経由で
SBA２０６に設定し、SBCH２０７の対応サブ
チヤネルをSBOR２０８に読み出す。そして、も
し該サブチヤネルにWRITE要求が表示されてい
れば、これをWRITE中表示に変更し、SBIR２
０９経由で、SBA２０６で指定するSBCH２０
７のアドレスに書き込むとともに、プロセツサＡ
に対して出力バス２１０を介し、WRITEに対す
るマツチングが取れた旨の応答（DE）を通知す
る。
データ転送動作は、上記マツチング動作に引き
続いて実行される。この場合、送信側のPCEaで
は、WRITEデータが入力バス２０２から一旦送
受バツフア２２１にバツフアリングされた後、フ
レームに構成されて伝送路２１５へ送出される。
フレーム構成におけるアドレスチエツク及び発生
方法は、WRITE要求フレーム作成処理と同様で
ある。WRITEデータの送出が終了すると、送信
権を伝送路２１５に送るとともに、SBCH２０７
の該当サブチヤネルを空状態にする。このサブチ
ヤネルの変更方法は、前記の先行READ受付動
作の場合と同様である。その後、通信制御部２０
４は、出力バス２１０を経由してプロセツサＡに
転送終了報告（CE、DE）を行う。
続いて実行される。この場合、送信側のPCEaで
は、WRITEデータが入力バス２０２から一旦送
受バツフア２２１にバツフアリングされた後、フ
レームに構成されて伝送路２１５へ送出される。
フレーム構成におけるアドレスチエツク及び発生
方法は、WRITE要求フレーム作成処理と同様で
ある。WRITEデータの送出が終了すると、送信
権を伝送路２１５に送るとともに、SBCH２０７
の該当サブチヤネルを空状態にする。このサブチ
ヤネルの変更方法は、前記の先行READ受付動
作の場合と同様である。その後、通信制御部２０
４は、出力バス２１０を経由してプロセツサＡに
転送終了報告（CE、DE）を行う。
一方、受信側のPCEbでは、伝送路２１４から
データを受信すると、WRITE要求受信時と同要
にしてアドレスチエツクを行う。もし一致してい
ると、SBCH２０７より該当サブチヤネルを読き
出してREAD中表示かどうかチエツクし、
READ中表示ならば、受信データを送受信バツ
フア２２１にバツフアリングする。そして、該当
サブチヤネルに対してプロセツサＢよりREAD
指示があると、バツフア２２１内のデータを出力
バス２１０経由でプロセツサＢへ送る。その後、
受信が完了してフレームチエツクが正常ならば、
SBCH２０７の該当サブチヤネルを空状態にし、
プロセツサＢに受信終了報告（CE、DE）を行
う。
データを受信すると、WRITE要求受信時と同要
にしてアドレスチエツクを行う。もし一致してい
ると、SBCH２０７より該当サブチヤネルを読き
出してREAD中表示かどうかチエツクし、
READ中表示ならば、受信データを送受信バツ
フア２２１にバツフアリングする。そして、該当
サブチヤネルに対してプロセツサＢよりREAD
指示があると、バツフア２２１内のデータを出力
バス２１０経由でプロセツサＢへ送る。その後、
受信が完了してフレームチエツクが正常ならば、
SBCH２０７の該当サブチヤネルを空状態にし、
プロセツサＢに受信終了報告（CE、DE）を行
う。
以上の動作において、マツチング完了から転送
動作の終了までを除き、サブチヤネルの数までの
多重動作が可能である。又、実施例では、プロセ
ツサ間接続装置をチヤネル配下の独立装置として
説明したが、プロセツサに内蔵されていてもよ
い。
動作の終了までを除き、サブチヤネルの数までの
多重動作が可能である。又、実施例では、プロセ
ツサ間接続装置をチヤネル配下の独立装置として
説明したが、プロセツサに内蔵されていてもよ
い。
以上説明したように、本発明によれば、バツフ
ア種別毎に送受１対のサブチヤネルを持つことに
より、先行READが可能となり、入出力割込み
回数の削減、バツフア管理オーバヘツドの削減な
どが可能である。また、送信側で送信サブチヤネ
ルアドレスを受信サブチヤネルアドレスに変更す
ることにより、アドレス管理が容易となる。
ア種別毎に送受１対のサブチヤネルを持つことに
より、先行READが可能となり、入出力割込み
回数の削減、バツフア管理オーバヘツドの削減な
どが可能である。また、送信側で送信サブチヤネ
ルアドレスを受信サブチヤネルアドレスに変更す
ることにより、アドレス管理が容易となる。
第１図は本発明で対象とする情報処理システム
の構成例を示す図、第２図ａ，ｂは従来および本
発明の場合のバツフアとサブチヤネルの対応を示
す図、第３図ａ，ｂは従来と本発明の場合のプロ
セツサ間通信動作例を示す図、第４図は本発明を
適用した場合のフレームフオーマツトの一例を示
す図、第５図は本発明の中心をなすプロセツサ間
接続装置の一実施例を示す図である。 １……プロセツサ、２……プロセツサ間接続装
置、２０１……プロセツサアドレスレジスタ、２
０３……宛先アドレスレジスタ、２０４……通信
制御部、２０６……サブチヤネルアドレスレジス
タ、２０７……サブチヤネル、２０８……サブチ
ヤネル読出しレジスタ、２０９……サブチヤネル
書込みレジスタ、２１１……フレーム送出スタツ
ク、２１３……伝送制御部、２１６……受信アド
レスレジスタ、２１７……プロセツサアドレス比
較器、２２１……送受信バツフア。
の構成例を示す図、第２図ａ，ｂは従来および本
発明の場合のバツフアとサブチヤネルの対応を示
す図、第３図ａ，ｂは従来と本発明の場合のプロ
セツサ間通信動作例を示す図、第４図は本発明を
適用した場合のフレームフオーマツトの一例を示
す図、第５図は本発明の中心をなすプロセツサ間
接続装置の一実施例を示す図である。 １……プロセツサ、２……プロセツサ間接続装
置、２０１……プロセツサアドレスレジスタ、２
０３……宛先アドレスレジスタ、２０４……通信
制御部、２０６……サブチヤネルアドレスレジス
タ、２０７……サブチヤネル、２０８……サブチ
ヤネル読出しレジスタ、２０９……サブチヤネル
書込みレジスタ、２１１……フレーム送出スタツ
ク、２１３……伝送制御部、２１６……受信アド
レスレジスタ、２１７……プロセツサアドレス比
較器、２２１……送受信バツフア。
Claims (1)
- １ 複数のプロセツサを伝送路により相互接続
し、プロセツサのバツフア間でデータの送受信を
行う情報処理システムにおいて、前記プロセツサ
と前記伝送路の間にプロセツサ間接続装置を設置
し、該プロセツサ間接続装置に、前記プロセツサ
のバツフア種別毎に送信用と受信用の１対ずつの
サブチヤネルを設けて、サブチヤネルアドレス情
報の特定ビツトの値により送信用と受信用のサブ
チヤネルを区別し、プロセツサからの送信指示に
より指定されたサブチヤネルアドレス情報の該当
ビツトを反転して宛先サブチヤネルアドレスと
し、プロセツサのバツフア間で指定サブチヤネル
を通してデータの送受信を行うことを特徴とする
プロセツサ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041580A JPS58158733A (ja) | 1982-03-16 | 1982-03-16 | プロセツサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041580A JPS58158733A (ja) | 1982-03-16 | 1982-03-16 | プロセツサ間通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158733A JPS58158733A (ja) | 1983-09-21 |
| JPH0142012B2 true JPH0142012B2 (ja) | 1989-09-08 |
Family
ID=12612377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57041580A Granted JPS58158733A (ja) | 1982-03-16 | 1982-03-16 | プロセツサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0647058A (ja) * | 1990-01-12 | 1994-02-22 | Laserscope Corp | 経皮的椎間板切除方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2512847B2 (ja) * | 1990-09-28 | 1996-07-03 | 富士通株式会社 | デ―タ通信システムのメッセ―ジ制御方式 |
| US5727151A (en) * | 1990-09-28 | 1998-03-10 | Fujitsu Limited | Message control system specifying message storage buffer for data communication system with general purpose and arbitrary form buffers |
-
1982
- 1982-03-16 JP JP57041580A patent/JPS58158733A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0647058A (ja) * | 1990-01-12 | 1994-02-22 | Laserscope Corp | 経皮的椎間板切除方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58158733A (ja) | 1983-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5948060A (en) | Speeding-up communication rates on links transferring data structures by a method of handing scatter/gather of storage blocks in commanded computer systems | |
| US4841475A (en) | Data transfer system and method for channels with serial transfer line | |
| US5944797A (en) | Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link | |
| US5444860A (en) | Translator system for message transfers between digital units operating on different message protocols and different clock rates | |
| EP0667697A1 (en) | Information processing apparatus for transmitting information among a plurality of nodes and arbitration method in such information processing apparatus | |
| CN1262484A (zh) | 总线,属于此总线的冗余总线系统和内传输信息的方法 | |
| US4977499A (en) | Method and apparatus for commanding operations on a computer network | |
| JPH0142012B2 (ja) | ||
| JP2786789B2 (ja) | データ転送方式 | |
| EP0055741B1 (en) | Input/output system and method of communication for peripheral devices in data processing system | |
| JP2713204B2 (ja) | 情報処理システム | |
| EP0055763B1 (en) | Input/output processor and method of communication for data processing system | |
| KR0143933B1 (ko) | 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법 | |
| JPH0378066A (ja) | デバイス切断方法 | |
| JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速ｐｉｏ伝送方法 | |
| SU736083A1 (ru) | Устройство дл сопр жени устройств ввода-вывода с цвм | |
| JPS6261497A (ja) | デ−タ伝送回路装置 | |
| JP3442099B2 (ja) | データ転送記憶装置 | |
| JPH01228244A (ja) | 割込み処理方式 | |
| JPH0210627B2 (ja) | ||
| JPS61157131A (ja) | 同期式シリアルインタフエ−ス | |
| JPS59119439A (ja) | バツフア・ビジ−回避方式 | |
| JPS59160256A (ja) | プロセツサ制御方式 | |
| JPS63318841A (ja) | プロトコル・コンバ−タ | |
| JPH04238566A (ja) | マルチプロセッサ間バス通信方式 |