CN1262484A - 总线,属于此总线的冗余总线系统和内传输信息的方法 - Google Patents

总线,属于此总线的冗余总线系统和内传输信息的方法 Download PDF

Info

Publication number
CN1262484A
CN1262484A CN99124368A CN99124368A CN1262484A CN 1262484 A CN1262484 A CN 1262484A CN 99124368 A CN99124368 A CN 99124368A CN 99124368 A CN99124368 A CN 99124368A CN 1262484 A CN1262484 A CN 1262484A
Authority
CN
China
Prior art keywords
bus
address
data
user
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99124368A
Other languages
English (en)
Other versions
CN1224918C (zh
Inventor
F·胡特纳
P·佩勒斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1262484A publication Critical patent/CN1262484A/zh
Application granted granted Critical
Publication of CN1224918C publication Critical patent/CN1224918C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明涉及一个用于高可扩展多处理器系统的总线,一个使用该种总线的冗余总线系统,以及在该总线系统中传输信息的一种方法。为保证对一个公共存储器单次存取尽可能高的数据通量,总线3由一个地址总线4和一个数据总线5组成,它们在逻辑上彼此独立驱动,并在功能上仅通过一个公共的标识符连接。由此可以动态占用地址总线4和数据总线5,以及等待时间为最小。

Description

总线、属于此总线的冗余总线 系统和其内传输信息的方法
本发明涉及用于高可扩展(skalierbare)多处理器系统的总线,使用此种总线的冗余总线系统,以及在该种冗余总线系统内传输信息的方法。
图1表示现有技术总线系统的一个方框图。参考标号1表示具有存储器部分A和B的存储器设备,参考标号2表示中央处理单元亦即CPU,而参考标号3表示在存储器设备1和中央处理单元2之间传输数据的总线。该总线通常由地址总线4,数据总线5和控制总线6组成。按照图1,在一个公共总线3上可连接多个中央处理单元2,此时中央处理单元2A和2B以同样方式访问存储器设备1A和1B。
图2示意性表示在按照图1的常规总线系统中的常规读写过程。这里,图2A表示读过程。通常首先施加中央处理单元2的地址寄存器中的各个存储器地址,该地址在每次传输后升高,直到传输完希望数目的数据。存储器地址的施加通过地址总线4实现。其次,中央处理单元2产生控制信号例如请求信号和读/写信号。该控制信号经由控制总线6向存储器1传输。然后中央处理单元2一直等待存储器1通过控制总线6返回一个就绪消息。然后数据可以从存储器1的各地址下读出。
图2B示意性表示向存储器1的写操作。写操作以和前述读过程相似的方式执行。
图3表示常规指令周期的原理图。一个在按照图1的常规总线系统中被处理的指令由寻址阶段A1,取址阶段B2和执行阶段C3组成。按照图3,在常规总线系统中首先由中央处理单元2在寻址阶段A1向存储器设备1发送一个地址。在取指阶段B2存储器设备1提供在寻址的存储器位置存在的数据字供使用,并可以由中央处理单元2接着通过数据总线5取到。在执行阶段C3处理从存储器设备1读出的数据。
然而,常规总线结构具有下面的缺点,即它特别在高可扩展多处理器系统中,亦即在具有灵活可扩展数目的中央处理单元2的总线系统中,通过总线的数据传输不充分,因为多个中央处理单元产生很大数目的总线存取。特别在其效能必须通过添加处理器可变为约10的幂的中继设备的场合,具有一个单元总线的常规总线系统将导致严重的困难。此外,一定不能允许单一硬件错误导致系统故障,因此需要备份。然而这样的冗余需求对于常规总线系统要求特别高的电路技术开销,此外引起运行时间问题和电路安排很少灵活性。为例如保证现有软件的兼容性,必须实现一个为所有处理器所用的大的公共存储器。其次该公共存储器必须以双份实现,以便在存储器系统出错时也可在逻辑上使用。
通常一个常规高可扩展多处理器系统使用一个在空间上分成部分的总线系统实现,其中每一处理器与两半冗余存储器A和B通过专门的总线组件和电缆插件都连接。除已提到的运行时间问题外,组件的开发开销很高,导致很高的制造成本和在设备支架上极大的位置需求。
图4表示具有地址总线4、数据总线5和控制总线6的常规总线的原理图。按照图4,地址总线4由多条地址线组成。数据总线5可以以相同方式由多条数据线组成,这些数据线例如具有一个数据字的宽度。按照图4,控制总线6由一条访问控制线亦即仲裁线,一条命令亦即指令线和一条传输就绪消息的线组成。
下面根据图4说明一个读周期。首先在脉冲1在地址总线4上放一个地址。在后继的脉冲2通过控制总线6请求访问权限和取下读指令。从现在起中央处理单元一直等待存储器1的就绪消息,直到其在控制总线6上被指示(脉冲6)。接着可以通过数据5在脉冲7到10读出数据。以同样的方式执行写周期,此时首先在脉冲11在地址总线4上放一个要写的地址,接着通过控制总线6控制访问权限和写指令,此时对写周期就绪消息相对快,例如在脉冲13出现。然后数据在脉冲14到16通过数据总线5写入存储器。然而,如图4明显示出,总线的占用时间由于很常的等待时间极高。这在代替通常通过总线进行块传输的“脉冲串”存取而执行单次存取的场合,例如在中继设备通常那样,这将导致极大的问题。大量的单次存取在现有技术下产生很高的总线占用时间,然而此时只有少量数据(非影线区域)被传输。
因此本发明的任务在于,实现一种用于高可扩展多处理器系统的总线,一种使用该种总线的冗余总线系统,以及在该种总线系统内传输信息的方法,其中总线占用时间和等待时间很小,并可以简单地和以低成本实现硬件。
该任务关于总线及其总线系统通过权利要求1和7的特征解决。关于冗余总线系统及其在该种总线系统中传输信息的方法的任务通过权利要求15和18解决。
特别通过使用在时间上分开的各具有存取控制线和标识符线的地址和数据总线产生一个这样的总线,它可以执行在时间上独立于地址请求的数据传输,从而特别在对该总线进行单次存取时总线占用时间大大减小。其中标识符线传输用于分配地址信息到所属数据信息的一个标识符。
优选地址和数据总线具有检验和线以及回答线,前者用以传输在总线上传输的信号的检验和,后者用于传输回答信号,该回答信号相应于为比较通过各总线传输的信号与检验和的一个信号。由此,在每一总线上可得到可靠的数据传输。
此外,地址总线具有命令线,用于传输指令,其优选为给存储器的写或读指令。
为分配在地址或者数据总线上各次传输的信息而需要的标识符优选由各总线用户的一个号码和一个顺序的事务处理号码组成。由此,一个总线用户可以相继取下多条指令,并在后来明确分配任意到来的回答。
一个总线系统优选由前述总线以及多个主动和被动总线用户组成。这里的被动总线用户优选涉及存储器单元,而主动总线用户表示中央处理单元亦即CPU。在插条上安排各中央处理单元和所属存储器单元时人们由此获得最灵活的硬件实现方案,此时该总线例如可以在支架的背板上安排,节省地方。
通过为每一总线用户分配各自的地址空间和使用回答信号发生器,可以在地址和数据总线上彼此独立并且非常快地传输信息。
每一总线用户优选具有一个输出和任务存储器设备,在其中存储要发送的任务,直到接收到一个肯定的回答信号。以同样方式,每一总线用户可以具有一个输入-任务存储器设备,在其中存储预先规定数目的接收到的任务。在数据传输出错的场合,由此可以简单地重新发送该数据,而通过输入-任务存储器设备可以独立于各总线用户的处理时间接收并存储多个任务。由此进一步减少总线占用时间。为改变输入-任务存储器设备的溢出,只要接收到最大数目的任务,马上从其输出一个否定回答信号。
优选冗余总线系统由至少两个前述总线系统组成,此时一个错误识别设备识别在一个总线系统中的错误,并在该错误存在时向另一个总线系统切换。这里该错误识别设备可以通过回答信号发生器实现。由此在一个总线系统故障时该设备的整体功能也不会出现问题,因此该总线系统满足极高的安全需求。
下面参考附图根据实施例详细说明本发明。
图1表示现有技术总线系统的方框图,
图2A和2B表示现有技术读、写过程的原理图,
图3是按照现有技术执行一个周期的时间图,
图4是按照现有技术在总线上传输数据的详细时间图,
图5是按照本发明的第一实施例的一个总线系统的方框图,
图6是在图5的总线上传输数据的详细表示,
图7是按照本发明的第二实施例的一个冗余总线系统,
图8是一个流程图,表示在图7的冗余总线系统上传输信息的步骤,
图9是一个流程图,表示在图7的冗余总线系统中一个读过程的步骤,
图10是一个流程图,表示在图7的冗余总线系统中一个写过程的步骤。
图5表示按照本发明第一实施例的一个总线系统。参考标号1表示一个存储器设备,参考标号2表示中央处理单元亦即CPU,而参考标号3表示一个公共总线。公共总线3由地址总线4和数据总线5组成,它们允许在时间上分开传输信息。地址总线4在逻辑上独立于数据总线5被驱动。为此,每一总线用户(例如中央处理单元2和/或存储器设备1)在使用地址总线4和/或数据总线5之前必须申请各自的访问权限。因此在本发明的总线3中存在为地址和数据分开的仲裁。通过这种新型总线,相对于常规总线,人们得到对公共存储器设备单次存取相当高的通过量,并因此特别对中继设备或者-计算机进行优化。通常发生的“脉冲串”存取或者数据的块传输在中继设备中不发生。
图6是在总线3或者在地址总线4和数据总线5上的信号的详细时间图。这里参考标号41表示地址存取控制线,用于控制或者仲裁在地址总线4上的存取权限。参考标号42表示多个地址线,通过这些地址线可以并行传输各地址。参考标号43表示在地址总线4上传输指令或者命令的命令线,它们通常为公共存储器传输写或读指令。然而命令线上的指令不限于此,而可以有用于在中央处理单元,存储器,输入/输出单元等之间传输数据的其它指令。参考标号44表示地址-标识符线,用于传输标识符。该标识符特别用作在地址总线4上传输的信息和在数据总线5上传输的信息之间的分配,下面单独说明。参考标号45表示地址-检验和线,用于传输检验和,通过该检验和可以对在地址总线4上传输的信息就其传输错误进行检验。参考标号46表示回答线,在成功执行检验和检验时通过该线传输肯定的回答信号。
参考标号51表示数据-存取线,它接收对数据总线存取权限的控制或者仲裁。参考标号52表示多条数据线,通过这些数据线可以并行和同时传输数据。参考标号53表示数据-标识符线,通过这些线为分配在地址总线4上传输的信息与在数据总线5上传输的信息而传输与地址总线4同样的事务处理标识符。参考标号54表示数据-检验和线,用于传输检验和,用它可以执行对在数据总线5上传输的信号的错误检验。参考标号55表示数据-回答线,用于在数据总线5上不出现任何错误时传输一个肯定的回答信号。
在地址线42上传输的地址和在数据线52上传输的数据之间的分配通过在标识符线44和53上传输的标识符进行。该事务处理标识符例如由用户号码和一个事务处理号码组成。因为每一总线用户的活动的事务处理数目有限制,所以为该标识符一个相对小的位数,例如为8就够了。如果一个总线用户在总线3上开始一个事务处理(例如读或写),那么它首先申请允许驱动地址总线4的权限。在通过存取控制设备的授予后,总线用户(例如中央处理单元2)在按照图6的脉冲2内并行和同时通过指令线43输出一条指令,通过地址线42输出一个地址,通过地址-标识符线44输出一个标识符,以及通过地址-检验和线45输出关于所有这些信号的一个检验和。在下一总线脉冲3,所有在总线3上连接的总线用户接收这些信息。被接收的信息首先检验检验和的正确性,此时在出现错误时不继续使用它。这时不产生肯定的回答信号。
在无错误的情况下,通过地址线42传输的地址与分配给每一总线用户1和2的特有地址空间比较。如果一致的话,该总线用户被约定,执行相应于该指令的事务处理或者任务。否则舍弃该地址。被约定的总线用户通过一个地址回答信号在为传输地址的一个固定时间期间确认该地址,所述地址-回答信号按照图6在总线脉冲3中在地址-回答线46上传输。
每一总线用户在其输入端具有一个输入-任务存储器设备或者一个任务队列,其中可以存储一定数目的任务。以这种方式可以接收在短的时间序列内相继传输的地址-和/或数据-任务,不需等待时间,而在以后时刻处理。如果一个总线用户的该输入-任务存储器已满的话,则该约定的接收总线用户给其它任务回答一个否定的信号,直到在输入-任务存储器设备又有足够空间释放。
发送-总线用户记住所有取下的地址周期,至少直到接收到一个肯定的回答信号。由此可以由发送-总线用户在一些脉冲后重复一个否定回答的事务处理。此时该事务处理一直重复,直到从总线用户接收到一个肯定的回答信号。
如果请求一个读周期,如在图6中通过参考标号A、B和C表示,则通过该地址选择的总线用户在实现的存储器部分执行读周期。读出的数据然后在一段时延后(对于读周期A脉冲5和6),经过数据总线5向发送-总线用户回送。为此存储器1向存取控制器请求数据总线5。在总线脉冲5内授于数据总线5之后,它通过数据线52传输读出的数据,通过数据-标识符线53传输在寻址时接收的事务处理标识符和在数据-检验和线54上传输关于所有数据总线信号的一个检验和。这些传输并行而且同时进行。读周期的任务交付者亦即中央处理单元2从事务处理标识符识别由其请求的数据并接收该数据。在错误检验后该数据相应于作为该标识符的一部分的一个连续的事务处理号码分类,并以事务处理号码的升序由中央处理单元2接收。之后该事务处理号码可在该总线用户内(中央处理单元2)为新任务重新使用。
在通过总线3的写周期,如在图6中通过标识符D所表示,任务交付者亦即中央处理单元2在地址-回答信号线46上得到肯定的回答信号后和在对数据总线5请求存取权限后,在数据线52上发送带有与该地址同样的事务处理标识符的数据。同时在数据-检验和线54上传输关于所有数据总线信号的一个数据检验和。被寻址的总线用户亦即存储器1根据已经通过地址线42接收的地址的同样的事务处理标识符分配如此接收的数据。接收-总线用户亦即存储器设备1比较该数据的检验和与在数据-检验和线54上传输的检验和并检验事务处理标识符。在无错误的场合,写周期D的执行通过在数据传输的固定时间期间内一个在数据-回答信号线55上传输的数据回答信号而证实(根据图6的总线脉冲9)。接着,任务交付者亦即中央处理单元2可以再次使用该事务处理号码和舍弃在该总线脉冲下的信息。另一方面,在有错误的场合,数据被否定回答亦即在数据-回答信号线55上未输出任何肯定数据-回答信号,任务交付者亦即中央处理单元2在得到它在总线3上另外的存取权限后重复完整的写周期D。
在地址总线4和数据总线5上的存取的协调或者控制在时间上与有效周期重叠进行。使用每一个脉冲,可以在后一相继的脉冲内进行新的分配。由此,无论地址总线4还是数据总线5在每一总线脉冲内均可独立于各自新的总线用户使用。亦即总线带宽不通过仲裁而减少。仲裁时间仅在单次存取的运行时间到来。一个相应的仲裁器或者一个相应的存取控制设备可以集中(每一总线系统一个)或者在各总线用户中多重实现。
根据本发明,在按照图5的总线系统中使由写-和读周期的动态占用最小或减小,因为无论是地址总线4还是数据总线5在写和读时每次仅准确占用一个脉冲。由此可以通过这样的总线在频率f时每秒传输最多f个写或读周期A、B、C或者D。
图7表示使用按照图6的总线系统的一个冗余总线系统的方框图。按照图7的冗余总线系统与图5的总线系统的不同仅在于,中央处理单元2由多个中央处理单元2组成,由此可以提升设备的计算能力。以同样方式,存储器设备1不是由一个公共存储器组成,而是通过分成几部分的公共存储器实现,它们仅在功能上像一个公共存储器连接在总线3上。图7上部表示该存储器设备的实际划分,其中给每一中央处理单元分配一个存储器单元20、21、22和23。优点是中央处理单元2和各存储器单元20、21、22和23位于一个插条上,并可以模块连接在前述总线3上。这里总线3优选位于支架的背板上,由此,相对于现有技术的硬件实现来说,允许进一步减少运行时间。参考标号6、7、8和9在这里表示其上各安排一个中央处理单元2和一个存储器单元20、21、22和23的插条。由于这些插条6、7、8和9的结构相同,制造简单且成本低廉。
此外这种模块结构的系统具有其处理器能力可向宽范围扩充的优点,此时存储器容量随处理器能力以同样方式提升。这相对于现有技术是另一个优点,现有技术中插条上的存储器设备1作为公共存储器与处理器分开实现。
在功能上多个存储器单元20、21、22和23以和现有技术的公共存储器同样的方式作用,因为各存储器单元在装入图7的总线系统前各获得彼此匹配的地址空间分配。
按照图7,通过重复由总线3′、中央处理单元2′和存储器设备1′组成的另一总线系统得到一个冗余总线系统。存储器设备1′由存储器单元20′、21′、22′和23′组成。备份总线系统1′、2′和3′与主总线系统1、2、3同样构造,并如果在主总线系统出现故障时用作备份总线系统。
例如在出现否定地址和/或数据回答信号时总线3可以向备份总线3′切换。以同样方式,在中央处理单元2故障时可以用中央处理单元2′代替,或者某存储器单元20、21、22和23故障时用备份存储器单元20′、21′、22′和23′补偿。
在切换到冗余总线或者备份总线3′之后,例如可以把所有未终止的事务处理重新起动。由此对于其余的系统不能识别冗余总线3和3′之一的故障。此外保留全部功能和所有取下的总线周期完全保持。
按照图7,从两个镜像总线系统出发,但是也可以使用3个或者更多总线系统作为冗余系统。此外,双重、三重...中央处理单元的变化也是可以的,而在图7中仅使用两个冗余中央处理单元2和2′。以同样方式,存储器单元20、21、22和23也可以多重。
下面说明在按照图7的冗余总线系统中传输信息的方法。
图8是一个流程图,表示在传输信息的方法中使用的步骤。
首先发送总线用户在步骤S101请求例如对总线3的存取权限。接着存取控制设备在步骤S102给发送总线用户分配存取权限。这里存取权限的分配可以按优先级控制,或者以任意顺序分配。在步骤S103发送总线用户通过地址总线4输出一个地址、一个命令、一个标识符和所有这些信号的检验和。在总线3上连接的接收-总线用户接收通过地址总线4发送的信息,并每次建立一个检验和(步骤S104)。在步骤S105,如此构造的检验和与通过地址总线传输的地址-检验和在每一接收总线用户中比较,当这两个和不一致时,此时发出一个所属的否定的回答而在步骤S106进行总线切换。如果在步骤S105得到的比较结果是肯定的,也就是说接收总线用户建立的检验和与传输的地址-检验和一致的话,则在步骤S107比较接收的地址和各接收总线用户的地址空间。如果接收到的地址不在各接收总线用户的地址空间内,则在步骤S108舍弃该地址,结束该过程。然而,如果接收到的地址在分配给接收总线用户的地址空间内,则该接收总线用户在步骤S109发出一个肯定的回答。如前所述,该任务例如可以放在一个等待队列中。
图9是一个流程图,表示图7的冗余总线系统中的读过程。
当例如在等待队列中写入的任务相应于读数据时,则在步骤S201执行在存储器设备1中读数据。接着接收-总线用户亦即存储器设备1请求对数据总线5的存取权限。在步骤S203由存储控制设备执行仲裁或者存取控制,此时接收-总线用户获得对数据总线5的存取权限。在步骤S204,接收-总线用户向数据总线5上输出作为事务处理数据读出的存储器数据以及属于地址-任务的标识符和关于所有信号的检验和。在步骤S205,在发送-总线用户亦即中央处理单元2中对在数据总线5上接收的数据-标识符与发送的地址标识符比较,并在否定比较结果下在步骤S206舍弃在数据总线5上接收的数据。接着比较另外接收的数据-标识符与发送的地址-标识符。如果在步骤S205得到的比较结果是肯定的,亦即接收的数据-标识符相应于发送的地址-标识符,则发送总线用户建立关于所有在数据总线5上接收的信号的检验和。在步骤S208,比较如此获得的检验和与在数据总线5上传输的数据-检验和,并在否定比较结果时在步骤S209执行总线切换,因为由此可以肯定该总线具有一个错误。接着在步骤S202重新执行接收-总线用户的请求。
如果在步骤S208得到一个肯定的比较结果的话,亦即在步骤S20 建立的检验和等于数据-检验和,则发送-总线用户在步骤S210发出一个肯定回答信号。在步骤S211,把如此接收的数据按照事务处理号码分类,并在步骤S212在中央处理单元中继续处理。
图10是表示在图7的冗余总线系统中的写过程的流程图。
对于地址任务中的指令是写指令的场合,在步骤S301接收从接收-总线用户发出的回答信号(S109)。在步骤S302,发送-总线用户亦即中央处理单元2比较接收的回答信号与一个肯定的回答信号,此时如果比较结果是否定的,则在步骤S101重新请求。对于在步骤S302的比较结果为肯定的场合,也就是说,接收到的回答信号是一个肯定的回答信号,则发送-总线用户在下一总线脉冲在数据总线5上输出要传输的数据以及和地址任务中同样的标识符,连同关于在数据总线5上所有信号的检验和。
在步骤S304,接收-总线用户比较接收的数据-标识符和已经发送的地址-标识符。如果比较结果为否定的,则在步骤S305舍弃数据总线5上存在的信号。另一方面,如果在步骤S304的比较结果为肯定的,亦即接收到的数据-标识符相应于已经发送的地址-标识符,则在步骤S306建立关于接收的信号的检验和。接着在步骤S307比较如此得到的数据-检验和与接收的数据-检验和。在否定的比较结果下在步骤S308执行总线切换,因为必须从故障总线出来。从发送-总线用户输出数据任务在步骤S303重新执行。另一方面,如果比较结果为肯定的,亦即建立的数据-检验和与接收到的数据-检验和一致,则在步骤S309由接收-总线用户通过数据总线5发出一个数据-回答信号。接着该数据在步骤S310写入接收-总线用户亦即存储器1中。
本发明特别涉及远程通信的中继设备中的使用。然而本发明可用于所有优选对一个公共总线执行单次存取的其它多处理器系统。

Claims (20)

1.用于高可扩展多处理器系统的总线,具有:
一个地址总线(4),用于在多条地址线(42)上传输地址信息和
一个数据总线(5),用于在至少一条数据线(52)上传输数据信息,
其特征在于,
地址总线(4)具有至少一条地址-存取控制线(41)和至少一条地址-标识符线(44),而数据总线(5)具有至少一条数据总线-存取控制线(51)和至少一条数据-标识符线(53),其中至少一条地址-和数据-存取控制线(41,51)控制对各地址-和数据总线(4,5)的存取权限,和至少一条地址-和数据-标识符线(44,53)传输一个用于分配地址信息给所属数据信息的标识符。
2.根据权利要求1的总线,其特征在于,总线(4)具有至少一条地址-检验和线(45),用于传输在地址总线(4)上传输的信号的一个地址-检验和,至少一条地址-回答线(46),用于传输一个地址-回答信号,其中地址-回答信号相应于一个信号,其用于比较在地址总线(4)上传输的信号与地址-检验和。
3.根据权利要求1或者2的总线,其特征在于,数据总线(5)具有至少一条数据-检验和线(54),用于传输在数据总线(5)上传输的信号的一个数据检验和,和至少一条数据-回答线(55),用于传输一个数据-回答信号,其中数据-回答信号相应于一个信号,其用于比较在数据总线(5)上传输的信号与数据-检验和。
4.根据权利要求1到3中任何一个权利要求的总线,其特征在于,地址总线(4)具有至少一条命令线(43),用于传输指令。
5.根据权利要求4的总线,其特征在于,所述指令是对于存储器(1)的写或读指令。
6.根据权利要求1到5中任何一个权利要求的总线,其特征在于,地址-和数据-标识符由各总线用户的一个号码和一个连续的事务处理号码组成。
7.具有根据权利要求1到6中任何一个权利要求的总线(3)的总线-系统,具有
多个主动总线用户(2),和
多个被动用户(20,21,22,23),它们连接到总线(3)上。
8.根据权利要求7的总线-系统,其特征在于,多个被动总线用户(20,21,22,23)是存储器单元,而多个主动总线用户(2)是中央处理单元。
9.根据权利要求7或8的总线-系统,其特征在于,给每一总线用户(2,20到23)分配一个各自的地址空间,每一总线用户具有一个地址比较器,用于激活该总线用户,在其上比较在总线上存在的地址和分配的地址空间。
10.根据权利要求7到9中任何一个权利要求的总线-系统,其特征在于,每一总线用户(2,20到23)为地址-和数据总线(4,5)各具有一个回答信号发生器,它由在地址-和数据总线上存在的信号建立一个检验和,该检验和与各传输的地址-和数据检验和比较,并在一致时在各地址-和数据总线(4,5)的至少一条地址-和数据-回答信号线(46,55)上各次输出一个肯定的地址-和数据-回答信号。
11.根据权利要求10的总线-系统,其特征在于,每一总线用户为地址-和数据总线各具有一个输出-和任务存储器设备,其中,存储要输出的任务,直到接收到所属肯定的地址-或数据-回答信号。
12.根据权利要求7到11中任何一个权利要求的总线-系统,其特征在于,每一总线用户为地址-和数据总线(4,5)各具有一个输入-任务存储器设备,其中存储最大数目接收的任务。
13.根据权利要求12的总线-系统,其特征在于,各输入-任务存储器设备当接收到的任务数目超过最大存储数目时,在至少一条地址-或数据-回答信号线(46,55)上输出一个否定的回答信号。
14.根据权利要求7到13中任何一个权利要求的总线-系统,其特征在于一个存取控制器,它如此控制各总线用户(2,20到23)在地址-和数据总线(4,5)上的存取,即可以在时间上重叠使用地址-和数据总线(4,5)。
15.具有至少两个按照权利要求7到14的总线-系统(3,3′)的冗余总线-系统,其特征在于一个错误识别设备,它识别两个总线-系统(3,3′)之一的一个错误,并在存在错误时向该两个总线-系统中的另一个切换。
16.根据权利要求15的冗余总线-系统,其特征在于,所述错误识别设备通过各回答信号发生器实现。
17.根据权利要求15或16的冗余总线-系统,其特征在于,各被动总线用户(20,20′)和一个主动总线用户(2,2′)在一个插条上构造,而总线(3,3′)在支架的背板上安装。
18.在一个冗余总线系统中传输信息的方法,所述冗余总线系统具有:
多个主总线用户(2,20,21,22,23),
多个备份-总线用户(2′,20′,21′,22′,23′),
一个具有地址-和数据总线(4,5)的主总线(3)和一个具有备份地址-和数据-总线(4′,5′)的备份总线(3′),
所述方法由下述步骤组成:
发送-总线用户请求对地址总线的存取权限(S101),
把对地址总线的存取权限授予请求的发送-总线用户(S102),
由发送-总线用户给地址总线输出一个地址任务,它具有一个地址、一条指令、一个标识符和一个检验和(S103),
在接收-总线用户内由上述地址、上述指令、上述标识符和上述检验和建立检验和(S104),
在接收-总线用户内比较建立的检验和与发送的检验和(S105),
当比较结果为否定时(S105)切换到备份总线(S106),并重新请求(S101),
比较接收的地址与接收-总线用户的地址空间(S107),
当接收到的地址不在接收-总线用户的地址空间内时舍弃接收到的地址(S108),并结束该过程(S110),
当接收到的地址在接收-总线用户的地址空间内时由接收-总线用户输出一个回答信号(S109),
执行交付的事务处理(S200,S300)。
19.根据权利要求18的方法,其中交付的事务处理是一个读请求,具有另外的步骤:
在接收的地址下读数据(S201),接收-总线用户使用未舍弃的接收地址请求对数据总线的存取权限(S202),
给请求的接收-总线用户授予对数据总线的存取权限(S203),
由接收-总线用户输出交付的事务处理数据、接收的标识符和检验和(S204),
由发送总线用户比较接收的标识符与发送的标识符(S205),
当比较结果为否定时舍弃接收的数据(S206)并结束该过程(S213),
发送-总线用户由事务处理数据,标识符和检验和建立检验和(S207),
比较两个检验和(S208),当比较结果为否定时切换总线(S209)并重新请求(S202),
发出一个肯定回答信号(S210),
按照在标识符中包含的事务处理号码分类接收的数据(S211),
发送-总线用户使用接收的数据。
20.根据权利要求18的方法,其中交付的事务处理是一个写请求,具有另外的步骤:
由发送总线用户接收一个回答信号(S301),
由发送总线用户检验接收的回答信号是否是一个肯定的回答信号(S302),
当比较结果是否定时,重新请求存取权限,
向数据总线输出具有数据,一个检验和和一个标识符的数据任务,其中所述数据任务的标识符相应于地址任务的标识符(S303),
在接收-总线用户内比较接收的标识符与地址任务的标识符(S304),
当比较结果为否定时舍弃接收的数据-任务(S305),并结束该过程(S311),
在接收-总线用户内由接收的数据,检验和和标识符建立检验和(S306),
在接收-总线用户内比较建立的检验和与接收的检验和(S307),
当在接收-总线用户内的比较结果为否定时切换到备份总线(S308),并由发送-总线用户重新输出数据任务,
由接收-总线用户输出一个肯定的回答信号(S309),
把数据写入接收-总线用户(S310)。
CNB991243684A 1998-11-24 1999-11-24 总线、属于此总线的冗余总线系统和其内传输信息的方法 Expired - Fee Related CN1224918C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19854178A DE19854178A1 (de) 1998-11-24 1998-11-24 Bus für hochskalierbares Multiprozessorsystem, dazugehöriges redundantes Bussystem, sowie Verfahren zum Übertragen von Information in einem derartigen Bussystem
DE19854178.3 1998-11-24

Publications (2)

Publication Number Publication Date
CN1262484A true CN1262484A (zh) 2000-08-09
CN1224918C CN1224918C (zh) 2005-10-26

Family

ID=7888845

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991243684A Expired - Fee Related CN1224918C (zh) 1998-11-24 1999-11-24 总线、属于此总线的冗余总线系统和其内传输信息的方法

Country Status (3)

Country Link
US (1) US6757766B1 (zh)
CN (1) CN1224918C (zh)
DE (1) DE19854178A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2830152B1 (fr) * 2001-09-27 2004-08-20 Airbus France Bus de terrain deterministe et procede de gestion d'un tel bus
US7444396B2 (en) * 2003-08-29 2008-10-28 Sun Microsystems, Inc. Transferring system identities
US7389411B2 (en) * 2003-08-29 2008-06-17 Sun Microsystems, Inc. Secure transfer of host identities
AT500350B8 (de) * 2003-10-03 2007-02-15 Bernecker & Rainer Ind Elektro Anlage zum übertragen von daten in einem seriellen, bidirektionalen bus
US8458725B2 (en) 2006-04-10 2013-06-04 Oracle International Corporation Computer implemented method for removing an event registration within an event notification infrastructure
US9390118B2 (en) * 2006-04-19 2016-07-12 Oracle International Corporation Computer implemented method for transforming an event notification within a database notification infrastructure
US8464275B2 (en) * 2006-05-10 2013-06-11 Oracle International Corporation Method of using a plurality of subscriber types in managing a message queue of a database management system
US10296612B2 (en) 2015-09-29 2019-05-21 At&T Mobility Ii Llc Sorting system
US10416959B2 (en) 2015-10-27 2019-09-17 At&T Mobility Ii Llc Analog sorter
US10496370B2 (en) 2015-12-02 2019-12-03 At&T Intellectual Property I, L.P. Adaptive alphanumeric sorting apparatus
US10261832B2 (en) 2015-12-02 2019-04-16 At&T Mobility Ii Llc Sorting apparatus
US11249839B1 (en) * 2020-08-14 2022-02-15 Rockwell Automation Technologies, Inc. Method and apparatus for memory error detection

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503535A (en) * 1982-06-30 1985-03-05 Intel Corporation Apparatus for recovery from failures in a multiprocessing system
JP3144794B2 (ja) * 1990-11-09 2001-03-12 株式会社日立製作所 マルチプロセッサシステム
US5421002A (en) * 1991-08-09 1995-05-30 Westinghouse Electric Corporation Method for switching between redundant buses in a distributed processing system
US5666551A (en) * 1994-06-30 1997-09-09 Digital Equipment Corporation Distributed data bus sequencing for a system bus with separate address and data bus protocols
EP0701346A3 (de) * 1994-09-09 2000-04-12 ABBPATENT GmbH Verfahren zur konsistenten Nachrichtenübertragung
US5787261A (en) * 1994-11-28 1998-07-28 Hitachi, Ltd Data transfer system, computer system and active-line inserted/withdrawn functional circuit board
US6178466B1 (en) * 1998-06-12 2001-01-23 Unisys Corporation System for maximizing bandpass on an interface directly coupling two units where the interface has independently operative data and address interconnections, and computer sysem employing same.
US6240479B1 (en) * 1998-07-31 2001-05-29 Motorola, Inc. Method and apparatus for transferring data on a split bus in a data processing system

Also Published As

Publication number Publication date
DE19854178A1 (de) 2000-05-31
CN1224918C (zh) 2005-10-26
US6757766B1 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
US5386511A (en) Multiprocessor system and data transmission apparatus thereof
AU620318B2 (en) Arbitration technique for a split transaction bus in a multiprocessor computer system
EP0391583B1 (en) Dual-path computer interconnect system with four-ported packet memory control
US5237567A (en) Processor communication bus
CN1224918C (zh) 总线、属于此总线的冗余总线系统和其内传输信息的方法
CN86100934A (zh) 局部区域网络专用功能帧
EP0608663A1 (en) A multi-processor system with shared memory
US4374414A (en) Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
CN109101662B (zh) 区块生成方法、装置、设备及存储介质
CN1159657C (zh) 总线系统和其数据传输方法
CN100380326C (zh) 用于共享计算机资源的系统和方法
JPS61131060A (ja) ネツトワーク制御システム
US6938078B1 (en) Data processing apparatus and data processing method
WO1991010958A1 (en) Computer bus system
JPS61255461A (ja) マルチcpu通信装置
CN103491079A (zh) 一种报文生成装置、服务器以及方法
JPS58158733A (ja) プロセツサ間通信方式
CN1157667C (zh) 外围元件互连总线兼容主控器及其判定器与判定方法
JP3639321B2 (ja) 記憶制御装置
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JP3639582B2 (ja) 通信命令制御システム
CN1263343C (zh) 用于在电路板之间交换状态信息的装置和方法
SU803699A1 (ru) Байт-мультиплексный канал
SU736083A1 (ru) Устройство дл сопр жени устройств ввода-вывода с цвм
CN116389414A (zh) 地址分配方法、多设备系统及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee