JPS63316134A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS63316134A JPS63316134A JP15216887A JP15216887A JPS63316134A JP S63316134 A JPS63316134 A JP S63316134A JP 15216887 A JP15216887 A JP 15216887A JP 15216887 A JP15216887 A JP 15216887A JP S63316134 A JPS63316134 A JP S63316134A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- instruction
- register
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000002457 bidirectional effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 10
- 230000002411 adverse Effects 0.000 abstract 1
- 230000001052 transient effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
氷見Ｅ！Ａは、マイクロプロセンサや１チノグマイクロ
コンピユータなどのようなＣＰＵ （中央処理装置）機
能を有する半導体集積回路に係り、特にＣＰＵ部におけ
る所定のデータを退避格納するラストインファーストア
ウト（ ＬＩＦＯ ） 機能を有するレジスタを内蔵し
た半導体集積回路に関する。
コンピユータなどのようなＣＰＵ （中央処理装置）機
能を有する半導体集積回路に係り、特にＣＰＵ部におけ
る所定のデータを退避格納するラストインファーストア
ウト（ ＬＩＦＯ ） 機能を有するレジスタを内蔵し
た半導体集積回路に関する。
（従来の技術）
ＣＰＵには、サブルーチン処理のためのハードウェアと
してスタックポインタを有し、サブルーチン処理のため
の吐出し命令、復帰命令としてＣＡＬＬ （コール）命
令、ＲＥＴ （リターン）命令が用意されている。上記
スタックポインタは、メモリ内のスタノクメモリ′唄域
のうちデータをセーブすべきアドレスを指示するもので
あシ、最初はスタックメモリ領域の上位アドレスを指示
しており、指示アドレスにデータをセーブする毎に指示
アドレスが小さくなり、このセーブ享れたデータが読み
出される毎に指示アドレスが大きくなるように市：１＠
さｔしる。ここで、マイクロコンピュータ（マイコン）
におけるサブルーチン処理の手順（ＣＡＬＬ命令の実行
、ＲＥＴｆｉｄ令の実行）について第３”’ （”Ｌ（
ｂ）を３照しながら説明する。実行中のプログラム中Ｖ
こＣＡＬＬ稲令があると、ＣＰＵ ５１にＣＡＬＬ命令
をフェッチした恢、プログラム中における上記ＣＡＬＬ
命合の次に存在する命情のアドレスを指示している７）
ログラムカウンタＰＣの内容（アドレスデータ）を、メ
モリ５２内のスタックメモリ・迫域におけるスタックポ
インタＳＰにより指示されているアドレス５ｐ−１，５
ｐ−２にセーブし、サブルーチンの先頭アドレスにジャ
ンプする。このとき、スタックポインタＳＰの１直は、
仄にセーブすべきアドレスを指示するようしこディクリ
メントされる。なお、ここでは、たとえば１６ビツトの
アドレスデータ（上位バイトａ、下位バイトｂ）をスタ
ックメモリ領域における２バイト領域５Ｐ−１，５ｐ−
２にセーブしている。サブルーチンの実行を終了すると
き、ＲＥＴ命令を実行する。この場合は、前記ＣＡＬ、
Ｌ命令とは逆に、スタックポインタＳＰの示すスタック
メモリ領域にセーブされているアドレスにより指示され
るアドレスに間接ジャンプする。即ち、スタックメモリ
領域の前記５Ｐ−１，５Ｐ−２にセーブされているアド
レスデータがプログラムカウンタＰＣに戻され、スタッ
クポインタＳＰの値は現在実行中のサブルーチンが呼び
出される前の値に戻るようにインクリメントされる。
してスタックポインタを有し、サブルーチン処理のため
の吐出し命令、復帰命令としてＣＡＬＬ （コール）命
令、ＲＥＴ （リターン）命令が用意されている。上記
スタックポインタは、メモリ内のスタノクメモリ′唄域
のうちデータをセーブすべきアドレスを指示するもので
あシ、最初はスタックメモリ領域の上位アドレスを指示
しており、指示アドレスにデータをセーブする毎に指示
アドレスが小さくなり、このセーブ享れたデータが読み
出される毎に指示アドレスが大きくなるように市：１＠
さｔしる。ここで、マイクロコンピュータ（マイコン）
におけるサブルーチン処理の手順（ＣＡＬＬ命令の実行
、ＲＥＴｆｉｄ令の実行）について第３”’ （”Ｌ（
ｂ）を３照しながら説明する。実行中のプログラム中Ｖ
こＣＡＬＬ稲令があると、ＣＰＵ ５１にＣＡＬＬ命令
をフェッチした恢、プログラム中における上記ＣＡＬＬ
命合の次に存在する命情のアドレスを指示している７）
ログラムカウンタＰＣの内容（アドレスデータ）を、メ
モリ５２内のスタックメモリ・迫域におけるスタックポ
インタＳＰにより指示されているアドレス５ｐ−１，５
ｐ−２にセーブし、サブルーチンの先頭アドレスにジャ
ンプする。このとき、スタックポインタＳＰの１直は、
仄にセーブすべきアドレスを指示するようしこディクリ
メントされる。なお、ここでは、たとえば１６ビツトの
アドレスデータ（上位バイトａ、下位バイトｂ）をスタ
ックメモリ領域における２バイト領域５Ｐ−１，５ｐ−
２にセーブしている。サブルーチンの実行を終了すると
き、ＲＥＴ命令を実行する。この場合は、前記ＣＡＬ、
Ｌ命令とは逆に、スタックポインタＳＰの示すスタック
メモリ領域にセーブされているアドレスにより指示され
るアドレスに間接ジャンプする。即ち、スタックメモリ
領域の前記５Ｐ−１，５Ｐ−２にセーブされているアド
レスデータがプログラムカウンタＰＣに戻され、スタッ
クポインタＳＰの値は現在実行中のサブルーチンが呼び
出される前の値に戻るようにインクリメントされる。
なお、上記サブルーチン中に、再び別のサブルーチンを
呼び出すためのＣＡＬＬ命令があると、前述したと同様
に、上記サブルーチン中における上記ＣＡＬＬ命令の次
に存在する命令のアドレスを表わすアドレスデータを前
記スタックメモリ領域にセーブして上配別のサブルーチ
ンの先頭アドレスにノヤンゾする。このとき、セーブさ
れるアドレスデータは、現在実行中のサブルーチンを呼
び出した際にセーブされたアドレスデータの前（スタッ
クメモリ領域のアドレスの小さい側）にセーブされる。
呼び出すためのＣＡＬＬ命令があると、前述したと同様
に、上記サブルーチン中における上記ＣＡＬＬ命令の次
に存在する命令のアドレスを表わすアドレスデータを前
記スタックメモリ領域にセーブして上配別のサブルーチ
ンの先頭アドレスにノヤンゾする。このとき、セーブさ
れるアドレスデータは、現在実行中のサブルーチンを呼
び出した際にセーブされたアドレスデータの前（スタッ
クメモリ領域のアドレスの小さい側）にセーブされる。
しかし、上記したようにＣＡＬＬ命令、ＲＥＴ命令の各
実行時に、ＣＰＵとスタックメモリ領域との間でアドレ
スデータのセーブ、ロードを行うための処理を行う必要
があることは、ＣＰＵによるプログラムの実行速度が低
下することになる。このような［Ｌ１１題は、上記ＣＡ
ＬＬ砧令、ＲＥＴ命令のほかに、ＣＰＵとスタックメモ
リ領域との間でデータのセーブ。
実行時に、ＣＰＵとスタックメモリ領域との間でアドレ
スデータのセーブ、ロードを行うための処理を行う必要
があることは、ＣＰＵによるプログラムの実行速度が低
下することになる。このような［Ｌ１１題は、上記ＣＡ
ＬＬ砧令、ＲＥＴ命令のほかに、ＣＰＵとスタックメモ
リ領域との間でデータのセーブ。
ロードを行う命令（たとえばＣＰＵのレジスタのデータ
の一時退避を行うＰＵＳＨ命令、ＰＯＰ命令等）の実行
に際しても同様に生じる。
の一時退避を行うＰＵＳＨ命令、ＰＯＰ命令等）の実行
に際しても同様に生じる。
（発明が解決しようとする問題点）
本発明は、上記したようにサブルーチン処理等に伴って
一時退趙を心動とするＣＰＵのデータをメモリのスタッ
クメモリ領域との間でセーブ、ロードを行うことはプロ
グラム実行速度が制約されるという間、？只点を解決す
べくなされたもので、上記ＣＰＵのデータの一時退避の
ためのセーブ、ロードをメモリを介することな（ＣＰＵ
内で高速に行うことができ、ＣＰＵによるプログラムの
実行速度を向上させることができる半導体集積回路を提
供することを目的とする。
一時退趙を心動とするＣＰＵのデータをメモリのスタッ
クメモリ領域との間でセーブ、ロードを行うことはプロ
グラム実行速度が制約されるという間、？只点を解決す
べくなされたもので、上記ＣＰＵのデータの一時退避の
ためのセーブ、ロードをメモリを介することな（ＣＰＵ
内で高速に行うことができ、ＣＰＵによるプログラムの
実行速度を向上させることができる半導体集積回路を提
供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
本発明の半導体集積回路は、ＣＰＵ機能を有する半導体
集積回路において、プログラムの実行に伴って連続的に
発生することのある一時退避を必要とするＣＰＵのデー
タを一時保存するためのラストインファーストアウトｔ
ａ能を有するレジスタをＣＰＵ部に設けることを特徴と
する。
集積回路において、プログラムの実行に伴って連続的に
発生することのある一時退避を必要とするＣＰＵのデー
タを一時保存するためのラストインファーストアウトｔ
ａ能を有するレジスタをＣＰＵ部に設けることを特徴と
する。
（作用）
ラストインファーストアウト（ＬＩＦＯ） ｍ 能を有
するレジスタとして、たとえば双方向シフトレノスタを
用い、たとえばサブルーチン処理Ｋ ＦＩＡしてＣＡＬ
Ｌ命令の実行毎に次に実行すべき命令のアドレスを示す
プログラムカウンタのアドレスデータを双方向レノスタ
内に１狐方向ＶＣシフトしてセーブし、ＲＥＴ命令の実
行毎に上記セーブされているアドレスデータを逆方向に
シフトしてプログラムカウンタに戻すことが可能になる
。従って、一時退避データのセーブ、ロードをメモリを
介することな（ＣＰＵ内で高速に行うことができ、ＣＰ
Ｕによるプログラムの実行速Ｐシを向上させることがで
きる。
するレジスタとして、たとえば双方向シフトレノスタを
用い、たとえばサブルーチン処理Ｋ ＦＩＡしてＣＡＬ
Ｌ命令の実行毎に次に実行すべき命令のアドレスを示す
プログラムカウンタのアドレスデータを双方向レノスタ
内に１狐方向ＶＣシフトしてセーブし、ＲＥＴ命令の実
行毎に上記セーブされているアドレスデータを逆方向に
シフトしてプログラムカウンタに戻すことが可能になる
。従って、一時退避データのセーブ、ロードをメモリを
介することな（ＣＰＵ内で高速に行うことができ、ＣＰ
Ｕによるプログラムの実行速Ｐシを向上させることがで
きる。
（実施！！／ＩＪ ）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図はＣＰＵ伝能を有する半導体集積回路、たトエば
マイクロプロセッサの一部を示しており、１はたとえば
１６ビツト用のアＰレスパスライン、２Ｉｄ上記パスラ
イン１との間で１６ピン）Ｄ。〜Ｄ１５のアドレスデー
タを人出力するプログラムカウンタ、３はデータパスラ
インからの命令コード人力をデコードする命令デコーダ
回路であり、特足の命令コート°（たとえばＣＡＬＬ命
令、ＲＥＴ命令）全そ几ぞれデコードしたときに各対応
して出力ｑ号、詠４ 、５にデコード出力（″１”レベ
ル）を出力する。６はｒ、ｘｐｏ機能を有する双方向レ
ジスタであり、てｆしそれ１６ビツト用のレジスタ６１
〜６ｎが複数段従続てれている。この双方向レジスタ６
は、前記命令デコーダ回路３からのデコード出力信号４
，５によシ各対応して順方向シフト、逆方向シフトの動
作を行うものである。７は前記プログラムカウンタ２と
上記双方向レジスタ６の初段レジスタ６１との間に設け
られ、上記両者２．６１間でのデータの入出力を制御す
る制御回路であり、プログラムカウンタ２のデータを初
段レジスタ６１にセーブし、あるいは初段レジスタ６１
のデータをプログラムカウンタ２に戻すように制御する
。
マイクロプロセッサの一部を示しており、１はたとえば
１６ビツト用のアＰレスパスライン、２Ｉｄ上記パスラ
イン１との間で１６ピン）Ｄ。〜Ｄ１５のアドレスデー
タを人出力するプログラムカウンタ、３はデータパスラ
インからの命令コード人力をデコードする命令デコーダ
回路であり、特足の命令コート°（たとえばＣＡＬＬ命
令、ＲＥＴ命令）全そ几ぞれデコードしたときに各対応
して出力ｑ号、詠４ 、５にデコード出力（″１”レベ
ル）を出力する。６はｒ、ｘｐｏ機能を有する双方向レ
ジスタであり、てｆしそれ１６ビツト用のレジスタ６１
〜６ｎが複数段従続てれている。この双方向レジスタ６
は、前記命令デコーダ回路３からのデコード出力信号４
，５によシ各対応して順方向シフト、逆方向シフトの動
作を行うものである。７は前記プログラムカウンタ２と
上記双方向レジスタ６の初段レジスタ６１との間に設け
られ、上記両者２．６１間でのデータの入出力を制御す
る制御回路であり、プログラムカウンタ２のデータを初
段レジスタ６１にセーブし、あるいは初段レジスタ６１
のデータをプログラムカウンタ２に戻すように制御する
。
第２図は、前記制御回路７の１ビット分、双方向レジス
タ６における初段レジスタ６□の１ビット分および双方
向レジスタ制御用クロックパルスを虫取するためのクロ
ックパルス発生回路１０の一具体ｖＩＩＪを示している
。
タ６における初段レジスタ６□の１ビット分および双方
向レジスタ制御用クロックパルスを虫取するためのクロ
ックパルス発生回路１０の一具体ｖＩＩＪを示している
。
即ち、クロツク／４’ルス発生回路１０は、命令デコー
ダ回路３の前記２本の出力信号線４．５が入力端に接続
されたノアダート１１と、このノアダート１１の出力φ
を反転させてｉを出力するインバータ１２と、一方の出
力信号線４が入力端に接続されたインバータ１３と、こ
のインバータ１３の出カフ。を反転させてφ。を出力す
るインバータ１４と、他方の出力信号線５が入力端に接
続されたインバータ１５と、このインバータ１５の出力
￥８を反転させてφＲを出力するインバータ１６とから
なる。従って、前記２本の出力信号線４．５のうちいず
れかが“１″になると、前記出力子が活性化レベル“１
”にな９、一方の出力信号線４が′″１”であれば出力
φ。が″１”になり、他方の出力信号υ５が”１”であ
れば出力φ８が１１”になる。
ダ回路３の前記２本の出力信号線４．５が入力端に接続
されたノアダート１１と、このノアダート１１の出力φ
を反転させてｉを出力するインバータ１２と、一方の出
力信号線４が入力端に接続されたインバータ１３と、こ
のインバータ１３の出カフ。を反転させてφ。を出力す
るインバータ１４と、他方の出力信号線５が入力端に接
続されたインバータ１５と、このインバータ１５の出力
￥８を反転させてφＲを出力するインバータ１６とから
なる。従って、前記２本の出力信号線４．５のうちいず
れかが“１″になると、前記出力子が活性化レベル“１
”にな９、一方の出力信号線４が′″１”であれば出力
φ。が″１”になり、他方の出力信号υ５が”１”であ
れば出力φ８が１１”になる。
前記レジスタ６、のｌビット分は、制御回路側の第１の
データ入力端Ｄ１が、前記信号φ。により出力制御され
る第１のクロックドインバータ１７および前記信号φに
より出力制御される第２のクロックドインバータ１８を
直列に介して制御回路側の第１のデータ出力端Ｑ１およ
び次段レジスタ側の第２のデータ出力端Ｑ２に接続され
ている。上記第２のクロックドインバータ１８の出力端
には、インバータ１９の入力端が接続され、このインバ
ータ１９の出力端と入力端との間に並列に前記信号φに
より出力制御される第３のクロックドインバータ２０が
接続されている。そして、次段レジスタ側の第２のデー
タ入力端Ｄ２ば、前記信号φ８により出力制御される第
４のクロックドインバータ２１を介して前記第２のクロ
ックドインバータ１８の入力端に接続されている。また
、制御回路７の１ビット分は、プログラムカウンタ側か
らのデータ入力を双方向レジスタ側へそのまま通過させ
、双方向レジスタ側からのデータ入力をインバータ２２
および前記信号φ□により出力制御される第５のクロッ
クドインバータ２３を直列に介してプログラムカウンタ
側へ出力するようになっている。
データ入力端Ｄ１が、前記信号φ。により出力制御され
る第１のクロックドインバータ１７および前記信号φに
より出力制御される第２のクロックドインバータ１８を
直列に介して制御回路側の第１のデータ出力端Ｑ１およ
び次段レジスタ側の第２のデータ出力端Ｑ２に接続され
ている。上記第２のクロックドインバータ１８の出力端
には、インバータ１９の入力端が接続され、このインバ
ータ１９の出力端と入力端との間に並列に前記信号φに
より出力制御される第３のクロックドインバータ２０が
接続されている。そして、次段レジスタ側の第２のデー
タ入力端Ｄ２ば、前記信号φ８により出力制御される第
４のクロックドインバータ２１を介して前記第２のクロ
ックドインバータ１８の入力端に接続されている。また
、制御回路７の１ビット分は、プログラムカウンタ側か
らのデータ入力を双方向レジスタ側へそのまま通過させ
、双方向レジスタ側からのデータ入力をインバータ２２
および前記信号φ□により出力制御される第５のクロッ
クドインバータ２３を直列に介してプログラムカウンタ
側へ出力するようになっている。
従って、信号φ、が１１′になると、第１のクロックド
インバータ１７がオンになり、ゾログラムカウンタから
のデータ入力が制御回路７を経て初段レジスタ６１に取
り込筐れると共に、；ｆ：れ以訂ノ？、Ｔｌ 段レジス
タ６１の内容が次段レジスタに取り込まれ、順方向シフ
ト動作が行われる。なお、上記φ。が１０”になったと
き、信号φにより第２のクロックドインバータ１８がオ
ンになってデータの内部シフトが行われ、こののちイン
ノ々−夕１９および第３のクロックドインバータ２０に
よってデータがラッチされる。
インバータ１７がオンになり、ゾログラムカウンタから
のデータ入力が制御回路７を経て初段レジスタ６１に取
り込筐れると共に、；ｆ：れ以訂ノ？、Ｔｌ 段レジス
タ６１の内容が次段レジスタに取り込まれ、順方向シフ
ト動作が行われる。なお、上記φ。が１０”になったと
き、信号φにより第２のクロックドインバータ１８がオ
ンになってデータの内部シフトが行われ、こののちイン
ノ々−夕１９および第３のクロックドインバータ２０に
よってデータがラッチされる。
これに対して、信号φ８が１１′になると、第４゜第５
のクロックドインバータ２１．２３がオンになり、初段
レジスタ６１の内容が制御回路７を経てプログラムカウ
ンタ２に取り込まれると共に次段レジスタ６．の内容が
初段レジスタ６□に取り込まれ、逆方向シフト動作が行
われる。なお、上記信号φ３が反転したとき、信号φに
より第２のクロックドインバータ１８がオンになってデ
ータの内部シフトが行われ、こののちインバータ１９お
よび第３のクロックドインバータ２０によってデータが
ラッチされる。
のクロックドインバータ２１．２３がオンになり、初段
レジスタ６１の内容が制御回路７を経てプログラムカウ
ンタ２に取り込まれると共に次段レジスタ６．の内容が
初段レジスタ６□に取り込まれ、逆方向シフト動作が行
われる。なお、上記信号φ３が反転したとき、信号φに
より第２のクロックドインバータ１８がオンになってデ
ータの内部シフトが行われ、こののちインバータ１９お
よび第３のクロックドインバータ２０によってデータが
ラッチされる。
次に、第１図の回路の動作を説明する。サブルーチン起
動時にＣＡＬＬ命令が実行されると、プログラム中の上
記ＣＡＬＬ命令の次に存在する命令のアドレスがプログ
ラムカウンタ２により示される。本Ｗ ２Ｍ ｒｌＪで
は、このプログラムカウンタ２の内容（アドレスデータ
）はメモリにはセーブされないで、命令デコーダ回路３
の出力信号線４のＣＡＬＬデコード出力”１”によって
発生する前記信号φ。によって双方向レジスタ６の順方
向シフト動作が行われ、上記アドレスデータが双方向レ
ジスタ６にセーブされる。次に、サブルーチンが終了し
てＲＥＴ命令が実行されると、命令デコーダ回路３の出
力信号ｆ９５のＲＥＴデコード出力”１″によって発生
する前記信号φ８によって双方向レジスタ６の逆方向シ
フト動作が行われ、この双方向レジスタ６に保持されて
いる最後の人力データが最初に出力されて前記闇ｊ御回
路７を経てプログラムカウンタ２に戻される。
動時にＣＡＬＬ命令が実行されると、プログラム中の上
記ＣＡＬＬ命令の次に存在する命令のアドレスがプログ
ラムカウンタ２により示される。本Ｗ ２Ｍ ｒｌＪで
は、このプログラムカウンタ２の内容（アドレスデータ
）はメモリにはセーブされないで、命令デコーダ回路３
の出力信号線４のＣＡＬＬデコード出力”１”によって
発生する前記信号φ。によって双方向レジスタ６の順方
向シフト動作が行われ、上記アドレスデータが双方向レ
ジスタ６にセーブされる。次に、サブルーチンが終了し
てＲＥＴ命令が実行されると、命令デコーダ回路３の出
力信号ｆ９５のＲＥＴデコード出力”１″によって発生
する前記信号φ８によって双方向レジスタ６の逆方向シ
フト動作が行われ、この双方向レジスタ６に保持されて
いる最後の人力データが最初に出力されて前記闇ｊ御回
路７を経てプログラムカウンタ２に戻される。
また、ＣＡＬＬ命令が連続的にｎ回実行される（つまり
、ＲＥＴ命令を実行することな（ＣＡＬＬ命令がｎ回実
行される）と、上述したようにＣＡＬＬ 命令の実行毎
に双方向レジスタ６の１暁方向シフト動作が行われる。
、ＲＥＴ命令を実行することな（ＣＡＬＬ命令がｎ回実
行される）と、上述したようにＣＡＬＬ 命令の実行毎
に双方向レジスタ６の１暁方向シフト動作が行われる。
つまり、１回目のＣＡＬＬ命令の実行によって初段レジ
スタ６□にセーブされたｒ−夕が（ｉ＋１）回目のＣＡ
ＬＬ命令の実行によって二段目のレジスタ６２にシフト
されると共に新たなデータが初段レジスタ６□にセーブ
され、１段目のレジスタ６１のデータは（ｉ ＋ １
）段目のレジスタ６、＋１にシフトされることになり、
初段レジスタ６ｉには常に最新のデータが保持される。
スタ６□にセーブされたｒ−夕が（ｉ＋１）回目のＣＡ
ＬＬ命令の実行によって二段目のレジスタ６２にシフト
されると共に新たなデータが初段レジスタ６□にセーブ
され、１段目のレジスタ６１のデータは（ｉ ＋ １
）段目のレジスタ６、＋１にシフトされることになり、
初段レジスタ６ｉには常に最新のデータが保持される。
そして、上記ＣＡＬＬ命令の連続的な実行後にＲＥＴ命
令が実行されると、初段レジスタ６、の保持データが取
り出されると共に二段目のレジスタ６２の保持データが
初段レジスタ６１にシフトされ、（ｉ＋１）段目のレジ
スタ６、＋１の保持データが１段目のレジスタ６１にシ
フトされる。このように、 ＲＥＴ命令の実行毎に双方
向レジスタ６内の保持データのうちの最新のデータが取
り出され、 ＣＡＬＬ命令と同数のＲＥＴ命令が実行さ
れると、双方向レジスタ６の保持データが取り出される
。
令が実行されると、初段レジスタ６、の保持データが取
り出されると共に二段目のレジスタ６２の保持データが
初段レジスタ６１にシフトされ、（ｉ＋１）段目のレジ
スタ６、＋１の保持データが１段目のレジスタ６１にシ
フトされる。このように、 ＲＥＴ命令の実行毎に双方
向レジスタ６内の保持データのうちの最新のデータが取
り出され、 ＣＡＬＬ命令と同数のＲＥＴ命令が実行さ
れると、双方向レジスタ６の保持データが取り出される
。
なお、上記実施例は、サブルーチン処理時にＣＡＬＬ
。
。
ＲＥＴ命令の実行に伴って一時退避を必要とするデータ
を取り扱ったが、上記命令以外に同様に一時退避を必侠
とするデータを取り扱う命令（たとえばＰＵＳＨ命令、
ＰＯＰ命令）についても、上記実施例に準じて処理す
るように構成することが可能である。
を取り扱ったが、上記命令以外に同様に一時退避を必侠
とするデータを取り扱う命令（たとえばＰＵＳＨ命令、
ＰＯＰ命令）についても、上記実施例に準じて処理す
るように構成することが可能である。
［発明の効果］
上述したように本発明のＣＰＵ機能を有する半導体集積
回路によれば、たとえばサブルーチン処理で必要とする
ＣＰＵのデータの一時退避のためのセーブ、ロードをメ
モリを介することな（ＣＰＵ内で高速に行うことができ
るので、ＣＰＵによるプログラムの実行速度を向上させ
ることができる。
回路によれば、たとえばサブルーチン処理で必要とする
ＣＰＵのデータの一時退避のためのセーブ、ロードをメ
モリを介することな（ＣＰＵ内で高速に行うことができ
るので、ＣＰＵによるプログラムの実行速度を向上させ
ることができる。
第１図は本発明の一実施例に係るマイクロプロセッサの
一部を示す構成説明図、第２図は第１図中の制御回路、
双方向レジスタの初段レジスタの１ビット分およびクロ
ックツ々ルス発生回路を取り出して一具体例を示す回路
図、第３図（ａ） 、 （ｂ）は従来のマイクロコンピ
ュータにおけるサブルーチン処理時のＣＡＬＬ命令実行
動作、ＲＥＴ命令実行動作を説明するために示す図であ
る。 ２・・・プログラムカウンタ、３・・・命令デコーダ回
路、４，５・・・デコード出力信号線、６・・・双方向
レジスタ、？・・・制御回路、１０・・・クロックパル
ス発主回路。 出願人代理人 弁理士 鈴 江 武 彦第２図
一部を示す構成説明図、第２図は第１図中の制御回路、
双方向レジスタの初段レジスタの１ビット分およびクロ
ックツ々ルス発生回路を取り出して一具体例を示す回路
図、第３図（ａ） 、 （ｂ）は従来のマイクロコンピ
ュータにおけるサブルーチン処理時のＣＡＬＬ命令実行
動作、ＲＥＴ命令実行動作を説明するために示す図であ
る。 ２・・・プログラムカウンタ、３・・・命令デコーダ回
路、４，５・・・デコード出力信号線、６・・・双方向
レジスタ、？・・・制御回路、１０・・・クロックパル
ス発主回路。 出願人代理人 弁理士 鈴 江 武 彦第２図
Claims (3)
- （１）ＣＰＵ機能を有する半導体集積回路において、プ
ログラムの実行に伴って連続的に発生することのある一
時退避を必要とするＣＰＵのデータを一時保存するため
のラストインファースト機能を有するレジスタがＣＰＵ
部に設けられていることを特徴とする半導体集積回路。 - （２）前記ラストインファーストアウト機能を有するレ
ジスタは、命令デコーダ回路の所定のデコード出力によ
って順方向シフトまたは逆方向シフト動作を行う双方向
レジスタであることを特徴とする前記特許請求の範囲第
１項記載の半導体集積回路。 - （３）前記一時退避を必要とするデータはプログラムカ
ウンタの内容であり、サブルーチン処理に伴うＣＡＬＬ
命令実行時、ＲＥＴ命令実行時に対応して上記プログラ
ムカウンタと前記ラストインファーストアウト機能を有
するレジスタとの間でデータのセーブ、ロードを行うこ
とを特徴とする前記特許請求の範囲第１項または第２項
記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15216887A JPS63316134A (ja) | 1987-06-18 | 1987-06-18 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15216887A JPS63316134A (ja) | 1987-06-18 | 1987-06-18 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63316134A true JPS63316134A (ja) | 1988-12-23 |
Family
ID=15534519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15216887A Pending JPS63316134A (ja) | 1987-06-18 | 1987-06-18 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63316134A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5565293A (en) * | 1994-03-09 | 1996-10-15 | Kao Corporation | Encapsulated toner for heat-and-pressure fixing |
| US5867696A (en) * | 1995-01-31 | 1999-02-02 | Nec Corporation | Saving a program counter value as the return address in an arbitrary general purpose register |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5641577A (en) * | 1979-09-11 | 1981-04-18 | Nec Corp | Stack register circuit |
| JPS56103746A (en) * | 1980-01-21 | 1981-08-19 | Nec Corp | Information processor |
-
1987
- 1987-06-18 JP JP15216887A patent/JPS63316134A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5641577A (en) * | 1979-09-11 | 1981-04-18 | Nec Corp | Stack register circuit |
| JPS56103746A (en) * | 1980-01-21 | 1981-08-19 | Nec Corp | Information processor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5565293A (en) * | 1994-03-09 | 1996-10-15 | Kao Corporation | Encapsulated toner for heat-and-pressure fixing |
| US5867696A (en) * | 1995-01-31 | 1999-02-02 | Nec Corporation | Saving a program counter value as the return address in an arbitrary general purpose register |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6560692B1 (en) | Data processing circuit, microcomputer, and electronic equipment | |
| JPS6297062A (ja) | デイジタルシグナルプロセツサ | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| KR920003180B1 (ko) | 바이패스(bypass)회로를 갖는 데이타 처리장치 | |
| JPS63316134A (ja) | 半導体集積回路 | |
| JPS62154032A (ja) | インストラクシヨンカツシユメモリ | |
| US4896264A (en) | Microprocess with selective cache memory | |
| EP0594969B1 (en) | Data processing system and method for calculating the sum of a base plus offset | |
| US5454090A (en) | Apparatus for furnishing instructions in a microprocessor with a multi-stage pipeline processing unit for processing instruction phase and having a memory and at least three additional memory units | |
| US20110125984A1 (en) | Microprocessor | |
| US4866608A (en) | Microprocessor with improved execution of instructions | |
| EP0265948A2 (en) | Data processor capable of immediately calculating branch address in relative address branch | |
| JP3511691B2 (ja) | 演算処理装置 | |
| KR100328813B1 (ko) | 이중뱅크스택을구비한디지털데이터처리장치 | |
| JPS6072022A (ja) | 演算装置 | |
| JP3525582B2 (ja) | ビット操作回路 | |
| JP3074790B2 (ja) | マイクロプロセッサ | |
| JP2721610B2 (ja) | プログラマブルコントローラ | |
| JP3124361B2 (ja) | メモリデータロード装置 | |
| KR0157337B1 (ko) | 디지탈신호 처리기의 멀티비트 가산기 | |
| JPH0228828A (ja) | 最大値最小値検出回路 | |
| JPS58142447A (ja) | デ−タ処理装置 | |
| JPH04365170A (ja) | ディジタル信号処理用半導体集積回路装置 | |
| JPH04316127A (ja) | 情報処理装置 | |
| JPH05174050A (ja) | 級数演算装置 |