JPS6331043Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は電磁レリーズ装置を有する自動露出制
御カメラのプリ・メモリロツク装置に関する。

従来、ひとつの電源と、被写体輝度に応じた測
光出力を発生する測光回路と、測光出力を記憶す
るアナログ記憶素子と、少なくとも露光開始前に
アナログ記憶素子の記憶を保持し、露光終了後に
これを解除するメモリロツク回路と、少なくとも
アナログ記憶素子の記憶値を入力として露光を制
御する回路と、シヤツタ釦の押圧によるレリーズ
操作に起因した電源からの通電によつてレリーズ
動作の駆動力を発生する電磁部材を含む電磁レリ
ーズ装置とを有するカメラは公知である。

このようなカメラは、レリーズ操作に起因して
電磁部材は通電され、その結果としてレリーズ動
作が開始され露光が始まるから、アナログ記憶素
子の記憶保持は電磁部材への通電以後になる。そ
のために、アナログ記憶素子の記憶値は電磁部材
への通電による電源電圧の変動による悪影響を受
け、即ち記憶値が変動してしまい適正露光が得ら
れないという欠点が生ずる。

本考案の目的は、（電磁レリーズ装置を有する
自動露光制御カメラにおいて）上記電源電圧の変
動による悪影響を除去するためのプリ・メモリロ
ツク装置を提供することにある。

以上の目的を達成するプリ・メモリロツク装置
は、レリーズ操作によつて、電磁部材への通電以
前に予めアナログ記憶素子の記憶を保持する。こ
のプリ・メモリロツク装置は好ましくは、その記
憶保持を、少なくともメモリロツク装置による記
憶保持が行なわれるまで管制し続ける。また、こ
のプリ・メモリロツク装置は更に好ましくはその
記憶保持を少なくともメモリロツク装置による記
憶保持が行なわれるまで管制し、それ以後の記憶
保持をメモリロツク装置の管制下におく。

以下、本考案を図面に即して説明する。第１図
は本考案によるプリ・メモリロツク装置の実施例
を示すブロツクダイアグラムである。

レリーズ回路Ａ１−１は２つの安定な状態を有
し、レリーズ操作が成されたことを検知すること
によつて一方の安定状態、即ちセツト状態にな
る。クロツクパルス発生回路Ａ１−２は一定周期
のクロツクパルスを出力する。ゲート回路Ａ１−
３はレリーズ回路Ａ１−１がセツト状態になると
ゲートを開き、クロツクパルスをタイミング回路
Ａ１−４に印加する。このタイミング回路Ａ１−
４クロツクパルスを計数することによつてレリー
ズ操作後、正確には、レリーズ回路Ａ１−１がセ
ツト状態になつた後の経過時間を計る。

制御回路Ａ１−５は２つの安定な状態を有し、
レリーズ回路Ａ１−１がセツト状態になると、一
方の安定状態、即ち第１の状態になる。メモリス
イツチＳ１は絞り機構やミラー機構に含まれてい
る部材、即ちレリーズ動作によつて係止が解除さ
れると一方向に移動し、露光が終了すると他方向
に移動してレリーズ動作以前の位置に復帰する部
材と連動し、少なくとも露光開始以前にオンにさ
れ、露光終了後にオフされる。尚、メモリスイツ
チＳ１はレリーズ動作の後に、絞り機構等の機械
的条件により定まる一定時間の後にオンされる。

トランジスタ、EET等の半導体素子から成る
スイツチング回路Ａ１−６は、制御回路Ａ１−５
が第１の状態になるとオフになつて測光回路Ａ１
−７とアナログ記憶素子Ａ１−８との電気的接続
関係を断つ、（以下、これをメモリロツクと称
す。）その結果、アナログ記憶素子Ａ１−８はレ
リーズ操作時の測光出力を記憶する。またスイツ
チング回路Ａ１−６は、メモリスイツチＳ１がオ
フになると、オンになつてメモリロツクを解除す
る。つまりスイツチング回路Ａ１−６は制御回路
Ａ１−５が第１の状態になつてからメモリスイツ
チＳ１がオフになるまでの間メモリロツクの状態
を保持する。

レリーズ操作と同時あるいはこれ以後に制御回
路Ａ１−５は電磁レリーズ用の電磁石Mgに通電
する。そのため係止部材１は電磁石Mgに吸引さ
れ絞り機構、ミラー機構等の係止を解除し、公知
の如く少なくとも記憶素子Ａ１−８の記憶値を入
力とする露光制御回路Ａ１−９によつて露光が制
御される。

一方、タイミング回路Ａ１−４はクロツクパル
スを所定数計数すると即ち、メモリスイツチＳ１
がオンになつた直後から露光が終了してこれがオ
フに転ぜられる直前までの間の時間が経過する
と、タイミング出力を発する。レリーズ回路Ａ１
−１はタイミング出力を検知すると他方の安定状
態即ちリセツト状態になる。そのため制御回路Ａ
１−５は他方の安定状態、即ち第２の状態に転ぜ
られる。しかしこのとき、またメモリスイツチＳ
１はオンなので、アナログスイツチＡ１−６はメ
モリロツクし続ける。そしてメモリスイツチＳ１
がオフになると、アナログスイツチＡ１−６は、
測光回路Ａ１−７と、アナログ記憶素子Ａ１−８
とを電気的に切り離しメモリロツクを解除する。

以上から明らかなように、アナログスイツチＡ
１−６のメモリロツクは電磁部材への通電以前に
おいて制御回路Ａ１−５の管制下におかれ、これ
が少なくともメモリスイツチＳ１がオンされるま
で続き、メモリスイツチＳ１がオンされると、ア
ナログスイツチＡ１−６のメモリロツクは制御回
路Ａ１−５からメモリスイツチＳ１の管制下にお
かれる。そして露光終了後にメモリスイツチＳ１
がオフされるとこのメモリロツクは解除される。

第２図は本考案によるプリ・メモリロツク装置
の実施例を示す回路図である。同図において、パ
ルス発生回路１０は一定周期のパルスを出力す
る。フリツプフロツプ回路（以下、単にFFと称
す。）１１，１２，１３，１４，１５は分周回路
を構成し、パルス発生回路１０の出力パルスを、
所定段（本実施例では５段）分周する。そして、
FF１５の出力がクロツクパルスとして出力さ
れる。１０〜１５によつてクロツクパルス発生回
路が構成される。

スイツチＳ１０はカメラのレリーズ釦に連動
し、その押下つまりレリーズ操作によつてオンさ
れる。ワンシヨツトマルチバイブレータ１６はス
イツチＳ１０がオンされると、一定時間のパルス
を出力する。FF１７は、ワンシヨツトマルチバ
イブレータ１６のパルスを入力Ｓに印加される。
またFF１７は後述のアンドゲートの出力を入力
Ｒに印加される。Ｓ１０，１６，１７からレリー
ズ回路が構成される。ゲート回路たるアンドゲー
ト１８はFF１５の出力とFF１７の出力Ｑとを
入力とする。

FF１９，２０，２１はそれぞれ入力CKにアン
ドゲート１８の出力を印加される。FF１９の出
力ＱはFF２０の入力Ｄに、またFF２０の出力Ｑ
はFF２１の入力Ｄにそれぞれ印加されている。
FF１９，２０，２１のそれぞれの出力はアン
ドゲート２２に入力される。アンドゲート２２の
出力は、FF１９の入力Ｄに印加される。アンド
ゲート２３はアンドゲート１８の出力とFF２１
の出力Ｑとを入力とし、その出力をFF１７の入
力Ｒに印加する。１９，２０，２１，２２，２３
からタイミング回路が構成される。

オアゲート２４はFF１３の出力ＱとFF１４の
出力Ｑとを入力とする。アンドゲート２５は、オ
アゲート２４、アンドゲート１８の出力及びFF
１９の出力Ｑを入力とする。アンドゲート２５の
出力は電磁レリーズ用の電磁石Mgへの通電を制
御する電通スイツチ回路２６に印加される。

制御回路たるFF２７の入力Ｓにはフリツプフ
ロツプ１７の出力Ｑが印加される。

オアゲート２８の一方の入力にはFF２７の出
力が印加され、また他方の入力にはメモリスイ
ツチＳ１１を介して接地電圧が印加されるように
なつている。アナログスイツチ２９はオアゲート
２８の出力によつてオンオフが制御される。

FF１７の出力はFF１１〜１５、FF１９〜
２１及びFF２７のそれぞれの入力Ｒに印加され
る。３０は測光回路、３１はメモリコンデンサ、
３２は露光制御回路である。並、電源は特に明示
する必要がないので省略してある。

次に動作を説明する。スイツチＳ１０がオンに
なると、ワンシヨツトマルチバイブレータ１６は
Ｈレベル（以下単にＨと称す）のパルスをFF１
７の入力Ｓに印加する。これによつてFF１７の
出力ＱはＨとなり、出力はＬレベル（以下単に
Ｌと称す）となる。この出力によつてFF１１
〜１５、FF１９〜２１、FF２７のリセツトが解
除される。この時点でFF１１〜１４の出力Ｑは
それぞれＬであり、またFF１５の出力はＨで
ある。従つてオアゲート２４の出力はＨである。
一方、リセツト解除時点で、FF１９〜２１の出
力はＬ、出力はＨとなつている。そのためアン
ドゲート２２の出力Ｈはデータ入力としてFF１
９の入力Ｄに印加される。このときアンドゲート
１８の一方の入力、即ちFF１７の出力ＱはＨで
あるから、その出力はFF１５の出力から取り
出されるクロツクパルスをFF１９〜２１の入力
CKに印加する。そして第１第目のクロツクパル
スがFF１９〜２１の入力CKに印加されると、
FF１９のデータ入力Ｈは、その出力Ｑにシフト
される。

Ｓ入力にFF１７の出力ＱからＨを印加された
FF２７は、出力にＬを出力する。そのため、
オアゲート２８はＨを出力してアナログスイツチ
２９をオフにし、その結果メモリコンデンサ３１
はこの時点で測光出力を記憶する。

アンドゲート２５は、アンドゲート１８の出力
Ｈと、オアゲート２４の出力Ｈと、FF１９の出
力Ｑとを印加されると、Ｈを出力する。通電スイ
ツチ回路２６はアンドゲート２５の出力Ｈを印加
されるとオンになり、電磁石Mgに通電するから
レリーズ動作が開始される。これによつて、メモ
リスイツチＳ１１の露光開始前にオンになり、オ
アゲート２８の他方の入力にＬを印加する。

さて、リセツトを解除されたFF１１〜１５は
パルス発生回路１０の出力パルスの分周を開始す
る。FF１４の出力ＱはFF１３の出力Ｑを1/2に
分周した出力であるから、FF１３の出力Ｑの3/2
周期目のときにFF１４とFF１３の出力Ｑが共に
Ｈになる。このときオアゲート２４の出力はＬと
なり、その結果アンドゲート２５の出力はＬとな
る。スイツチング回路２６は、これによつてオフ
になり、電磁石Mgへの通電を停止する。これは
電磁石Mgへの通電時間を必要最小限即ちレリー
ズ動作に要する時間だけにするために成されてい
る。この通電時間はクロツクパルスの１周期の間
に２度形成されるが、２度目のときにはクロツク
パルスはアンドゲート１８に印加されていないと
きなので、アンドゲート２５の出力はＬとなり、
その結果、通電スイツチ回路２６はオフのままで
ある。

さて、第２番目のクロツクパルスがアンドゲー
ト１８を介してFF１９〜２１の入力CKに印加さ
れると、FF２０の出力ＱがＨとなり、FF１９，
２１の出力ＱはＬとなる。そのため、アンドゲー
ト２５の出力は依然としてＬである。第３番目の
クロツクパルスによつてFF２１の出力ＱはＨと
なるからクロツクパルスFF２１の出力Ｑによつ
てアンドゲート２３の出力はＨとなる。FF１７
は入力ＲにＨを印加されることによつて状態を反
転し、出力ＱはＬに、出力はＨになる。FF１
１〜１５、FF１９〜２１、FF２７はそれぞれの
入力ＲにFF１７の出力のＨを印加されること
によつてリセツトされる。

これによつてFF２７の出力はＬになるが、
メモリスイツチＳ１１によつてオアゲート２８の
他方の入力がＬにされているのでアナログスイツ
チ２９はオフのままである。露光が終了してメモ
リスイツチＳ１１がOFFにされると、オアゲー
ト２８はＨを出力してアナログスイツチをオンに
する。そのため測光回路３０とメモリコンデンサ
３１とが接続され、次の撮影の準備が完了する。

尚、FF１９のデータ入力をFF２１までシフト
するのに要する計数時間は、クロツクパルスの周
期あるいはFFの段数によつて定まるから、計数
時間に応じて、これらを選定すればよい。また一
般のカメラのシヤツタスピードが例えば、高速の
１／２０００sec.から低速の8sec.までの間で可変であ
る
ことから考えると、この計数時間はレリーズ操作
時点からシヤツタ開放開始時点までの間に、FF
１７の状態を転ずる時間であることが好ましい。

本実施例において、ワンシヨツトマルチバイブ
レータ１６はスイツチＳ１０が押されてから、一
定時間しかパルスを発生しないから、例えばスイ
ツチＳ１０を押したままフイルム巻上げ、シヤツ
タチヤージが完了しても、次の撮影は行なわれな
い。次の撮影をするには一度スイツチＳ１０をオ
フにしてその後にこれをオンにしなければならな
い。

第３図は本考案の別の実施例を示す回路図であ
り、第２図と重複する部分は同一符号を付してあ
る。

FF１５の後段には更にFF４１〜５０が接続さ
れ、FF１５の出力Ｑを分周する。セルフタイマ
回路５１はセルフタイマスイツチＳ１２がオンさ
れるとＨを出力し、これがオフされるとＬを出力
する。アンドゲート５２はFF１７の出力Ｑと、
FF１５の出力と、セルフタイマ回路５１の出
力を反転するインバータ５３の出力とを入力とす
る。アンドゲート５４は、FF１７の出力Ｑと、
FF１５の出力と、セルフタイマ回路５１の出
力と、FF５０の出力Ｑとを入力とする。オアゲ
ート５５はアンドゲート５２，５４の出力を入力
とする。このオアゲートの出力はアンドゲート２
３の一方の入力になり、またFF２７の入力Ｓに
印加される。

さて、セルフタイマ使用による撮影を行なうに
は、まずセルフタイマスイツチＳ１２をオンにす
る。これによつてセルフタイマ回路５１はＨをイ
ンバータ５３とアンドゲート５４に印加する。イ
ンバータ５３からＬを印加されたアンドゲート５
２はＬを出力する。次にスイツチＳ１０をオンに
するとFF１７の出力ＱはＨに、出力はＬにな
るのでFF１１〜１５，１９〜２１，２７，４１
〜５０はそれぞれリセツトを解除される。このと
きFF１１〜１５，４１〜５０の出力ＱはＬであ
るから、FF５０の出力Ｑを入力とするアンドゲ
ート５４はＬを出力する。そのためオアゲート５
５はＨを出力するため、FF２７はリセツト状態
のままである。

FF１１〜１５，４１〜５０はレリーズ操作に
よつてFF１７の出力がＬになると分周を開始
し、分周が進んでFF５０の出力ＱがＨになると
（レリーズトリガからFF５０の出力ＱがＨになる
までの遅延時間はセルフタイマ動作時間となる。）
アンドゲート５４はFF１５の出力からのクロ
ツクパルスを通過させる。このクロツクパルスの
第１番目のパルスでFF２７の出力はＬになり、
前述のようにアナログスイツチ２９がオフしてメ
モリロツクが行なわれる。またシフトレジスタ
FF１９〜２１は計数を開始する。以後前述同様
に動作する。尚、セルフタイマスイツチＳ１２は
露光が終了するとオフにされるものである。

以上のような本考案のプリ・メモリ装置によれ
ば、レリーズ操作に起因する電磁レリーズ用の電
磁部材への通電以前に、予めアナログ記憶素子の
記憶保持を開始しているから、アナログ記憶素子
は電磁部材への通電による電源電圧の変動の影響
を受けず、従つて適正露光が得られる。更に詳し
く述べると、この測光回路は光量の非常に微少な
領域からの測光を行う必要があるために高感度に
できているので、レリーズMgに通電した時の電
源電圧の変動やレリーズMgから発生するノイズ
の影響を受けて出力電圧が変動することがありま
す。この変動はわずかであつてもアナログ記憶素
子に伝達されてしまうと、その特徴である無段階
で高精度の記憶ができなくなつてしまい、ひいて
は精度の高い露出制御ができなくなつてしまいま
す。そのためにレリーズMgに通電される以前に
スイツチング手段を作動させて記憶動作を完了さ
せてしまう必要がある。

また本考案では、プリ・メモリロツク装置によ
りアナログ記憶素子の記憶保持を電磁レリーズ装
置の作動前に行なわせ、上記プリ・メモリロツク
装置のタイマー回路による一定時間の計時の間だ
けこの記憶保持を維持し、そして上記タイマー回
路の計時終了前に上記プリ・メモリロツク装置の
電気的制御下からメモリロツク装置の機械的制御
下に移管し、上記メモリロツク装置により上記タ
イマー回路の計時終了前に機械的スイツチで上記
記憶保持を維持し、そして絞り機構（あるいはミ
ラー機構）に連動している上記機械的スイツチに
より露光終了と共に上記記憶保持を解除するよう
に成つている。従つて、測光出力値のアナログ記
憶素子への記憶をレリーズ操作に応答して簡単な
タイマー回路によつて一定時間だけ行なわせ、そ
の後の記憶保持を露光動作に関連する絞り機構あ
るいはミラー機構に連動する機械的スイツチで行
なわせているので、上記記憶保持の解除の時期を
露光時間の変動に伴つて変えてやるような特別な
構成を必要とせずに容易に且つ正確に行うことが
できる。

【図面の簡単な説明】

第１図は本考案に係るプリ・メモリロツク装置
の実施例を示すブロツク図、第２図は本考案によ
るプリ・メモリロツク装置の実施例を示す回路
図、第３図は本考案に係るプリ・メモリロツク装
置の実施例を示す他の回路図である。 主要部分の符号の説明、プリ・メモリロツク装
置……Ａ１−１，Ａ１−２，Ａ１−３，Ａ１−
４，Ａ１−５，Ａ１−６，Ｓ１。

Claims (1)

1. 【実用新案登録請求の範囲】 ひとつの電源と、被写体輝度に応じた測光出力
   を発生する測光回路と、 測光出力を記憶するアナログ記憶素子と、 少なくともアナログ記憶の記憶値を入力として
   露光を制御する回路と、 レリーズ操作に起因したこの電源からの通電に
   よつてレリーズ動作を行なう電磁部材を含む電磁
   レリーズ装置と、 前記測光回路と前記アナログ記憶素子とを電気
   的に接続する半導体素子から成るスイツチング回
   路と、 前記レリーズ動作による絞り機構あるいはミラ
   ー機構の作動に連動して開閉する機械的スイツチ
   を含み、該スイツチの作動により少なくとも露光
   開始以前に前記スイツチング回路を制御して前記
   アナログ記憶素子の記憶を保持し、露光終了後に
   これを解除するメモリロツク装置と、 前記レリーズ操作に起因して前記電磁レリーズ
   装置の作動前に動作し、前記露光終了前であつて
   前記メモリロツク装置の記憶保持動作開始後まで
   の一定時間を計時するタイマー回路を含み、該タ
   イマー回路の計時の間、前記スイツチング回路を
   制御して前記アナログ記憶素子の記憶を保持する
   プリ・メモリロツク装置とを具備することを特徴
   とするプリ・メモリロツク装置を有するカメラ。