JPS6329983A - サ−ジ吸収用半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 不発明は、集積回路を静電気による破壊から防獲するの
に好適なサージ吸収用半導体装置に関する。

〔従来の技術〕

従来、サージ吸収用防鰻素子としては桓々な文献から知
らｎているように、避雷管（例えば、黒沢、上様、根岸
二通信用ガス人避雷管、日本電信電話公社電気通信研究
所研究実用ｆヒ報告、ｖｏｌ　、　３０　　、　４５　
　、　　ｐ−１２２９〜　１２４２　　、　　１９８１
　　）、酸化亜鉛バリスタ、ツェナーダイオード、アバ
ランシェダイオード、ダイオードバリスタ（平岡、佐野
、金森：＋ｊ−ジ防撞用半導体素子、日本電信電話公社
、電気通信研究所研究実用化報告、ｖｏｌ、５０．Ａ５
．　ｐ、１２５７〜１２６７、１９８１）などがろる。

避雷管はｔ極間のギャップの距離、封入ガス圧力などを
調整することによジ、そのサージ抑圧′亀圧の大きさが
決められる○ 酸化亜鉛バリスタはその厚さなどを調整することにより
、そのサージ抑圧電圧の大きさが決められる。

ダイオードバリスタはシリコンのバルク内に形成される
１　１ＥのＰＮｆ合の順方同時９：金利用するものであ
り、１個のＰＮ接合のブレークダウン電圧が約Ｌ）、８
Ｖ程度であるので、サージ抑圧電圧の調整はＰＮ接会の
多層化により実現できる０ ツェナーダイオード、アバランシェダイオード等では、
ＰＮ徽会近傍の不縄吻改度勾配の調整によってＰｆｒ要
のブレークダウン電圧を実現できる。

ところで、ＩＣチックの防禮累子に灸求芒γしる王な特
注は次のようなものである。

■電気的特注；ブレーフタ”ラン電圧が６〜７　Ｖ。

しかも正極性、負極性のいずれのサージに対しても確実
に動作する双方向特性を有していること、また靜寛容ｉ
ｔは制御信号に対し十分に小さい値であること。

■機械的特性、ＬＳＩの厚さと同程度の２００〜４００
μｍの厚みであること。

〔発明が解決しようとする問題点〕

このような要求に対して、前記の防＠素子は次の欠点を
Ｍしている。ブレークダウン電圧の最小値は避雷管、酸
化亜鉛バリスタでは一般に数＋ＯＶ以上高い。

一万、ダイオードバリスタでブレークダウン電圧６〜７
Ｖ？！−災机するためには８層程度の績み重ねが必要と
なる。この場合には動作抵抗が増加してサージ寛＃Ｌ通
過時の電圧降下分が太きくなシ、サージ抑圧電圧が上昇
するので適切でない。また多ノー化により薄形化が困難
となる。

ツェナーダイオード・アバランシェダイオードでは低電
圧化・薄形化が可能でらり、市販もでれているが、同一
半導体基板上に双方向特性をＭする防護素子を果槓比し
たものは未だ無い。

〔問題点を解決するための手段〕

この発明は、集積回路の基準端子と被保護端子間に電気
的に結合される第２の導電型の半導体領域が第１の４電
型の半導体基板内に互いに離れて形成てれており、前記
第２の導を型の半導体領域の内、前記集積回路の前記基
準端子に電気的に結合嘔れる第２の４電梨の半導体領域
を中心に、該半導体領域からほぼ等しい位置に他の前記
第２の４電型の半導体領域を形成したことヲ脣倣として
いる。

〔作　用」 以上述べ友ように、保護すべき集積回路の基準端子に電
気的に結合される第２の導電型の半導体領域を中心にこ
の半導体領域からほぼ等しい位置に他の第２の４電型の
半導体領域を形成しているので、保譲丁べき集積回路の
基準端子と各被保護端子間に接［−ｇれる各サージ吸収
素子のサージ吸収特性を均一にすることが出来、しかも
基準端子側の第２の導電型の半導体領域を共通にしてい
るので、半導体基板を小型化できる。

〔実施例〕

先ず第１図（Ａ）、（Ｂ）によｐ本発明に係るサージ吸
収用半導体装置の一実施例を説明すると、この実施例は
、第６図に示すようにメモＩＪ　Ｉ　ＣチックＡ、８ビ
ツトマイクロコンピユータチツグＢ、これらに接続され
る配線、及びこれら配線に接続された被保護端子Ｃ，Ｄ
、Ｅ、Ｆ及び接地端子のような基準端子Ｇを実装してな
る保護対象物Ｈにおける前記ＩＣチップ七人体などかう
の靜屯気サージから保護するのに適した構成となってい
る。

第１図において、１は厚嘔が４００μｍ以下のＮ　４　
”、を型のシリコン半導体基板、２　ａ＋　２　ｂ　＊
２　Ｃ１２ｄ　＋　２　ｅ　＃′ｉ比較的不純物濃度の
高いＰ導′ＲＬ型の半導体領域、３ａｅ３ｂ、３ｃ％＋
ｄ。

６ｅはそれぞれＰ４電型の半導体領域２ａ、２ｂ。

２ｃ、２ｄ、２ｅとオーミックコンタクトに形成し、絶
縁膜４上まで延在する電極である。ここで１ｊＬ極６ａ
は第６図に示すような保護対象物Ｈの接地端子のような
基準端子Ｇに接続され、他。電極６ｂ〜５ｅｔｒｉ己計
２゜被保護、９Ｃ−Ｆに接続される。

そしてこのサージ吸収用半導体装置の１つの大きな特徴
は、基準端子に゛電気的に結合されるｔ極６ａとオーミ
ックコンタクトで結合される半導体領域２ａｔ−中心に
して、被保扱端子に電気的に結合芒れる［４３　ｂ〜３
ｅとオーミックコンタクトで夫々結合てれる半導体領域
２ｂ〜２ｅを半導体領域２ａからほぼ等しい距離に配置
し友ところにある。この様な構成にすることにより、こ
の半導体装ｍ’を回路的に示すと第２図のようになるが
、被保護端子Ｃ−Ｆに接続される夫々のサージ吸収素子
２’ｂ〜２／　ｅはすべてほぼ等しい特性をもつよう形
成することが出来る。また、この発明では、保護対Ｒ９
Ｊの基準端子Ｇに接続嘔れるサージ吸収素子２′ａを共
通としており、被保護端子Ｃ−Ｆが正となるサージ電圧
はダイオードドロップとサージ吸収素子２′ａの１次降
伏電圧との和に等しい電圧に制限嘔れる。このことはサ
ージ吸収素子２’ａｔ共通としているので被保護端子Ｃ
−Ｆのいずれ金も厳密に等しい電圧に制限することが出
来、また半導体基板１に形成する半導体領域の個数を少
なくできる。

なお、前記実施例ではメモリＩＣと８ビツトマイクロプ
ロセツサとの組合せ回路を静電気によるサージ電圧から
採機する場合について述べたが、勿論他のＩＣチップの
保護にも適用でき、またＰ専に型の半導体基板にＮ４１
Ｅ型の半導体領域ｔ−仮保護端子の数に合わせて形成し
てもよい０ 〔発明の効果〕 以上述べたように本発明によれば、サージ現象による破
壊から保護石れる集積回路の接地端子のような基準端子
に電気的に結合されるよう意図して形成された半導体領
域を中心に、これとほぼ等しい距離だけ離れた半導体基
板箇所に、前記保護されるべき集積回路の夫々の被保護
端子に電気的に結合されるよう意図して形成された半導
体領域を夫々形成して双方向のサージエネルギを吸収す
るようにしているので、前記被保護端子の電圧をすべて
等しくでき、しかも基準端子に接続される側のサージ吸
収素子を共通としているので半導体チップ全小型でき、
製造も容易である。また、このサージ吸収用半導体装置
を保護嘔れるべきＩＣにボンデングする際、基準端子に
接続てれるべきサージ吸収素子は一目瞭然であり、他の
サージ吸収素子はいずれの被保護端子に接続されてもよ
いので、特別な注意を払わなくともボンディングミスの
生じるおそれかない。

【図面の簡単な説明】

第１図は不発明に係る丈−ジ吸収用半導体装置の一実施
例を示す図であり、その（Ａ）は平面図、その（Ｂ）は
（Ａ）におけるｘ　−ｘ’での断面図、第２図は本発明
を説明するための図、第６図はＭ′に説明するための図
でおる。 １・・−半導体基板 ２ａ〜２ｅ・・・半導体領域 ６ａ〜６ｅ・・・電極 ４・・・絶縁膜 特許出願人　　オリジン電気株式会社 第　１　目 第２１ヨ

Claims (1)

【特許請求の範囲】
1. 　集積回路の基準端子と被保護端子間に電気的に結合さ
   れる第２の導電型の半導体領域が第１の導電型の半導体
   基板内に互いに離れて形成されており、前記第２の導電
   型の半導体領域の内、前記集積回路の前記基準端子に電
   気的に結合される第２の導電型の半導体領域を中心に、
   該半導体領域からほぼ等しい位置に他の前記第２の導電
   型の半導体領域を形成したことを特徴とするサージ吸収
   用半導体装置。