JPS63298464A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、バス制御方式に関し、特に共通バスに接続さ
れた２つ以上のバスマスタを有するマルチマスクシステ
ムにおいて、複数のバス要求が同時に発生した場合に好
適なバス制御方式に関するものである。

従来技術 従来、マルチマスクシステムにおいて、共通バスを有す
る１つのシステム内で複数のボード（例えば、ＣＰＵ、
ＤＭＡコントローラ等）をマスクとして、バスアービタ
（バス調停回路）により各マスクに優先順位を付けてデ
ータ転送等のバス制御を行っている。第２図に従来のバ
スアービタの構成例を示す。ここでは、バスリクエスト
“０”〜ｒｉｂ”に対して、１Ｎ　０１ｊを最上位に設
定し、Ｎを最下位に設定しである。したがって、バスリ
クエスト１１０　Ｉ＋がバスアービタに入力された場合
は、バスグランド″０”が出力される。

近年、このようなシステムに使用されるメモリの高集積
化に伴い、システムでは各モジュールの中にページ単位
、フレーム単位でダイナミックＲＡＭ（以下、Ｄ−ＲＡ
Ｍという）を持つ場合が多くなってきている。この場合
、例えば、ＤＭＡコントローラがデータ転送を行う場合
を考える。通常は、ＤＭＡ転送を早く終了させるため、
ＤＭＡコントローラの方がＣＰＵより、バスリクエスト
レベルは高く設定するのが普通である。従って、ＣＰＵ
とＤＭＡコントローラから同時にバスリクエストが発生
した場合、バスアービタでは、第２図に示すように、Ｄ
ＭＡコントローラがらのバスリクエスト“０”を優先し
、バスグランド＃Ｊ　ＯＩｔを出力する。

しかしながら、従来の方式では、例えば、ＣＰＵに対し
、緊急の割り込み等が発生した場合（バスエラー、電源
断など）、直に必要な情報の退避などの処理を行う必要
がある。その際、バスリクエストレベルが低くては効果
的かっ、迅速な処理ができないという問題がある。

目　　　　　的 本発明の目的は、このような従来の問題を解決し、マル
チマスクシステムにおいて、バスの使用効率を向上させ
るバス制御方式を提供することにある。

構　　　成 本発明のバス制御方式は、上記目的を達成させるため、
共通バスに接続された２つ以上のバスマスタを有するシ
ステムにおいて、前記バスマスタからのバス要求信号の
他に、バスアクセスの種類を示す制御線を前記共通バス
上に設け、　′ＮＩｔ数のバスマスタからバス要求が同
時に発生した場合、前記制御線の状態によりバス優先順
位を変更することに特徴がある。

以下、本発明の構成を、実施例により説明する。

第１図は、本発明の一実施例を示すマルチマスタシステ
ムの構成図である。

第１図において、１は各ボードが共通となっているシス
テムバス、２は各種制御を行うＣＰＵ、２１はＣＰＵ２
内のオンボードメモリ、３はプリンタインタフェース回
路（以下、プリンタＩ／Ｆという）、３１はプリンタＩ
／Ｆ３内のページバッファ、４は各種データを印字する
プリンタ、５はデータの表示制御を行うＣＲＴコントロ
ーラ、５１はＣＲＴコントローラ５内のフレームバッフ
ァ、６はデータを表示するＣＲＴ、７はデータのＤＭＡ
転送制御を行うＤＭＡコントローラ、８はフロッピー／
ハードディスクコントローラ、９はハードディスク、１
０はフロッピーディスク、１１はバスアービタである。

ここで、Ｄ−ＲＡＭが、それぞれＣＰＵ２内のオンボー
ドメモリ２１．プリンタＩ／Ｆ３内のページバッファ３
１．ＣＲＴコントローラ５内のフレームバッファ５１に
使用されている。

このような構成のマルチマスクシステムにおいて、通常
や緊急の場合に応じて、共通バス（システムバス１）を
使用するために、バスリクエストレベル信号の他に、コ
マンドステータスなる制御線を設け、この信号の状態に
より、バスアービタ１１の動作を変化させるものである
。

第３図は、第１図のＣＰＵ２を含むボード内のコマンド
ステータスの生成回路の構成例を示す図である。ここで
、３１はＯＲ回路、３２はバスコントローラ、３３はＡ
ＮＤ回路である。

ＯＲ回路３１によりＣＰＵ２から出力されるメモリコマ
ンドとＩ１０コマンドとのＯＲを取り、その出力をバス
コントローラ３２に入力し、バスコントローラ３２の制
御によりバスリクエスト（信号）が出力される。また、
Ｉ１０コマンドを緊急なステータスとする場合は、ＡＮ
Ｄ回路３３によりＩ１０コマンドとバスリクエストとの
ＡＮＤを取り、コマンドステータス（信号）が生成され
る。

このバスリクエストとコマンドステータスをシステムバ
ス１に出力すると、バスア−ビ１１によりパスグランド
が決定される。なお、ここでは。

ＣＰＵ２（ＣＰＵボード）をバスマスタとした例を示し
たが、他のボード（例えば、ＤＭＡコントローラ）をバ
スマスタとした場合も同様な構成で実現できる。

第４図は、第１図のバスアービタの詳細構成例を示す図
である。これは、バスリクエスト０〜３の４レベルを設
定する場合の例を示し、４１〜４４はＯＲ回路を示して
いる。

この例では、バスアービタ１１は８ビツトで。

“Ｏ′″が最上位レベルを示し、コマンドステータスを
上位レベルに配置されている。したがって、コマンドス
テータスとバスリクエストが入力された場合は、コマン
ドステータスの方が上位レベルに設定されているので、
バスリクエストよりもコマンドステータスの方が優先さ
れる。また、バスリクエストＩｔ　Ｏｌ＃とバスリクエ
スト３が入力された場合は、バスリクエスト１１０”の
方が上位レベルに設定されているので、バスリクエスト
“０”が優先される。例えば、第１図のシステムにおい
て、ＣＰＵ２とＤＭＡコントローラ７をバスマスタとし
、ＣＰＵ２にバスリクエストレベル“１”を与え、ＤＭ
Ａコントローラ７にバスリクエストレベル“０″を与え
た場合について説明する。ここで、ＤＭＡコントローラ
７がバスリクエスト“Ｑ　Ｉｔをシステムバス１に出力
し、ＣＰＵ２がバスリクエスト“１”とコマンドステー
タスａｔ　Ｏ７１を出力した場合は、バスアービタ１１
では、コマンドステータス“０”が最上位に設定されて
いるので、ＤＭＡコントローラ７に優先して、ＣＰＵ２
がバスグランド“０”になる。

第５図は１本実施例におけるバス制御方式を説明するた
めの図である。ここで、（ａ）は通常の状態の制御を示
し、（ｂ）は緊急の状態の制御を示している。ここでも
、上記と同様に、ＣＰＵ２とＤＭＡコントローラ７をバ
スマスタとし、ＣＰＵ２にバスリクエストレベル“１”
（ローレベル）を与え、ＤＭＡコントローラ７にバスリ
クエストレベル″′０”（ハイレベル）を与えた例につ
いて説明する。

通常のバス制御は、（ａ）に示すように、ＤＭＡコント
ローラ７とＣＰＵ２から同時に、バスリクエストが発生
した場合は、パスグランドはまず、メモリに入り、メモ
リバスサイクルになった後、次にパスグランドがＩｌｏ
に入り、Ｉ１０バスサイクルになる。

緊急状態においては、（ｂ）に示すように、ＣＰＵ２が
バスリクエストと同時にコマンドステータスをアクティ
ブとすることにより、バスアービタ１１ではリクエスト
レベルに関係なく、ＣＰＵ２ヘパスゲラントを出力する
。

以上の動作によりＣＰＵ２の処理が迅速に実行され、シ
ステムが効率よく動作する。

効　　　果 以上説明したように、本発明によれば、マルチマスクシ
ステムにおいて、バスの使用効率を向上させることがで
きるので、システムが効率良く動作でき、信頼性が向上
する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すマルチマスクシステム
の構成図、第２図は従来のバスアービタの構成図、第３
図はコマンドステータスの生成を示す図、第４図は本発
明のバスアービタの構成図、第５図は本発明によるバス
制御方式を説明するための図である。 １ニジステムバス、２　：　ＣＰＵ、２１：オンボード
メモリ、３ニブリンタインタフ工−ス回路、３１：ペー
ジバッファ、４：プリンタ、５：ＣＲＴコントローラ、
５１：フレームバッファ、６：ＣＲＴ、７　：　ＤＭＡ
コントローラ、８：フロッピー／ハードディスクコント
ローラ、９ニハードデイスク、１０：フロッピーディス
ク、１１：バスアービタ。 第　　　１　　　図 第　　４　　図 １ル

Claims (1)

【特許請求の範囲】
1. （１）共通バスに接続された２つ以上のバスマスタを有
   するシステムにおいて、前記バスマスタからのバス要求
   信号の他に、バスアクセスの種類を示す制御線を前記共
   通バス上に設け、複数のバスマスタからバス要求が同時
   に発生した場合、前記制御線の状態によりバス優先順位
   を変更することを特徴とするバス制御方式。