JPS63294006A - 切換回路 - Google Patents
切換回路Info
- Publication number
- JPS63294006A JPS63294006A JP62130182A JP13018287A JPS63294006A JP S63294006 A JPS63294006 A JP S63294006A JP 62130182 A JP62130182 A JP 62130182A JP 13018287 A JP13018287 A JP 13018287A JP S63294006 A JPS63294006 A JP S63294006A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- circuit
- current source
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000035939 shock Effects 0.000 abstract description 11
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 230000001052 transient effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は切換回路に関し、特に差動増幅器を用いた切換
回路に関する。
回路に関する。
一般にオーディオ分野などに使用される切換回路は信号
系の切換えなどに使われ、外部の直流電圧または直流亀
先によって切換動作が要求される。
系の切換えなどに使われ、外部の直流電圧または直流亀
先によって切換動作が要求される。
また信号系に使用される場合には切換時のショックノイ
ズが直接最終出力段にも影響するので、そのようなショ
ックノイズのレベルを小さくすることが要求される。
ズが直接最終出力段にも影響するので、そのようなショ
ックノイズのレベルを小さくすることが要求される。
第４図は従来の切換回路の一例を示す回路図である。同
図において切換回路は定電流源２６およびトランジスタ
２０，２１，２２，２３，２４．２５からなり電圧フロ
ア回路の電流源となっている。また定ｔＪＪ、２６ ｔ
−ｔ トランジスタ２７のコレクタと接続されておす、
トランジスタ２７のベースである端子２８の電位により
定電流源２６の電流の流路を変え、電圧フロア回路の電
流源を切換えている。
図において切換回路は定電流源２６およびトランジスタ
２０，２１，２２，２３，２４．２５からなり電圧フロ
ア回路の電流源となっている。また定ｔＪＪ、２６ ｔ
−ｔ トランジスタ２７のコレクタと接続されておす、
トランジスタ２７のベースである端子２８の電位により
定電流源２６の電流の流路を変え、電圧フロア回路の電
流源を切換えている。
定電ｆｆ、諒２６の電流値をＩｌ、 ）ランジスタ２７
のエミッタと端子２８の電位差をＶｓとするさ、電圧フ
ロア回路の電流源が無くなる、つまり電圧フロア回路が
動作しなくなる柴件は（１）式となる。
のエミッタと端子２８の電位差をＶｓとするさ、電圧フ
ロア回路の電流源が無くなる、つまり電圧フロア回路が
動作しなくなる柴件は（１）式となる。
但し、工３：逆方向飽和電流、ｑ：電子の寛荷鷲。
１＜：ボルツマン定数、’ｒ：５対温度電圧フロア回路
が動作している時は端子１９に入力された信号は端子２
９に出力されるが、電圧フロア回路が動作していない時
は端子】９に人力された信号は端子２９に出力されない
。したがって端子２８の電位によって、端子１９から入
力された信号を端子２９へ伝達するかしないかを切換え
ている。
が動作している時は端子１９に入力された信号は端子２
９に出力されるが、電圧フロア回路が動作していない時
は端子】９に人力された信号は端子２９に出力されない
。したがって端子２８の電位によって、端子１９から入
力された信号を端子２９へ伝達するかしないかを切換え
ている。
第４図の従来回路では端子２８の電位変化に対スルトラ
ンジスタ２７のコレクタ電流の値の変化が大きいので、
電圧フロア回路の電流源の電流値の変化も大きく、端子
２８のバイアス過疲変動も大きい。切換え時のショック
ノイズも大きく、ショックノイス低減対策として端子２
８に遅延回路ヲ設ケてもトランジスタ２７のコレクタ電
流が指数間−２的に変化するので、時間に対する端子２
８とトランジスタ２７のエミッタ差電圧：■Ｓの変化蒙
を小さくして、遅延回路の遅延時間を長くしても第５図
に示すようにトランジスタ２７のｍｔ作開始が遅くれる
だけであり、ショックノイズの低減は困難である。
ンジスタ２７のコレクタ電流の値の変化が大きいので、
電圧フロア回路の電流源の電流値の変化も大きく、端子
２８のバイアス過疲変動も大きい。切換え時のショック
ノイズも大きく、ショックノイス低減対策として端子２
８に遅延回路ヲ設ケてもトランジスタ２７のコレクタ電
流が指数間−２的に変化するので、時間に対する端子２
８とトランジスタ２７のエミッタ差電圧：■Ｓの変化蒙
を小さくして、遅延回路の遅延時間を長くしても第５図
に示すようにトランジスタ２７のｍｔ作開始が遅くれる
だけであり、ショックノイズの低減は困難である。
本発明が解決しようとする問題ｈ１すなわち本発明の目
的は差動増幅器と組合せて９Ｊ換回路を構成するように
してショックノイズを低減した切換回路を提供すること
にある。
的は差動増幅器と組合せて９Ｊ換回路を構成するように
してショックノイズを低減した切換回路を提供すること
にある。
本発明の切換回路は、極性の等しい第１２よび第２のト
ランジスタのエミッタを共通に接続し、−ｌ−、！ 前記エミッタに所定のバイアスを供給する第１の定電流
源を接続してなる第１の差動増幅器と、第２の定電流源
１でより所定にバイアスされている第２の差動増幅器と
を有し、 前記第１のトランジスタのベースもしくは前記第２のト
ランジスタのベースを切換制御端子とし、前記第２のト
ランジスタのコレクタはバイアス回路に接続し、前記第
１のトランジスタのコレクタはカレントミラー回路を介
して前記第２の差動増幅器の第２の定電流源のバイアス
点に接続し、前記第２の差動増幅器の入力を入力端子と
し、前記第２の差動増幅器の出力を出力端子として構成
される。
ランジスタのエミッタを共通に接続し、−ｌ−、！ 前記エミッタに所定のバイアスを供給する第１の定電流
源を接続してなる第１の差動増幅器と、第２の定電流源
１でより所定にバイアスされている第２の差動増幅器と
を有し、 前記第１のトランジスタのベースもしくは前記第２のト
ランジスタのベースを切換制御端子とし、前記第２のト
ランジスタのコレクタはバイアス回路に接続し、前記第
１のトランジスタのコレクタはカレントミラー回路を介
して前記第２の差動増幅器の第２の定電流源のバイアス
点に接続し、前記第２の差動増幅器の入力を入力端子と
し、前記第２の差動増幅器の出力を出力端子として構成
される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。トランジス
タ３，４け差動構成をなし、定電流源５によりバイアス
されている。トランジスタ８，９．１０１１によシなる
差動増幅器で構成した電圧フロア回路は定電流源１２に
よりバイアスされている。
タ３，４け差動構成をなし、定電流源５によりバイアス
されている。トランジスタ８，９．１０１１によシなる
差動増幅器で構成した電圧フロア回路は定電流源１２に
よりバイアスされている。
トランジスタ４のコレクタは、セＶに接続されトランジ
スタ３のコレクタは、トランジスタ６．７により構成さ
れるカレントミラー回路のトランジスタ６のエミッタに
接続している。さらにトランジスタ７のコレクタはトラ
ンジスタ８，９の共通エミッタと定電流源１２の共通接
続点に接続している。
スタ３のコレクタは、トランジスタ６．７により構成さ
れるカレントミラー回路のトランジスタ６のエミッタに
接続している。さらにトランジスタ７のコレクタはトラ
ンジスタ８，９の共通エミッタと定電流源１２の共通接
続点に接続している。
トランジスタ３とトランジスタ４は、差動構成をしてい
るので、トランジスタ３０ベース’を位りよびトランジ
スタ４のベース電位の関係および定電流源５の′電流値
によってトランジスタ３とトランジスタ４のそれぞれの
コレクタ電流は決定される。すなわち端子１４とトラン
ジスタ４のベースとの差電圧をＶｄ、定電流源５の電流
をＩｏとすると、トランジスタ３のコレクタ電流Ｉｃａ
は（２）式となる。
るので、トランジスタ３０ベース’を位りよびトランジ
スタ４のベース電位の関係および定電流源５の′電流値
によってトランジスタ３とトランジスタ４のそれぞれの
コレクタ電流は決定される。すなわち端子１４とトラン
ジスタ４のベースとの差電圧をＶｄ、定電流源５の電流
をＩｏとすると、トランジスタ３のコレクタ電流Ｉｃａ
は（２）式となる。
ｑ：電子の電荷、に：ボルツマン定数、Ｔ：絶対温度
（２）式よシ端子１４とトランジスタ４０ベースの差電
圧Ｖｄとトランジスタ３のコレクタ電流Ｉｃ３の関係は
、第２図のようになり、端子１４とトランジスタ４のベ
ースの差電圧Ｖｄに対するトランジスタ３のコレクタ電
流Ｉｃｓはなだらかに変化する。
圧Ｖｄとトランジスタ３のコレクタ電流Ｉｃ３の関係は
、第２図のようになり、端子１４とトランジスタ４のベ
ースの差電圧Ｖｄに対するトランジスタ３のコレクタ電
流Ｉｃｓはなだらかに変化する。
トランジスタ３のコレクタにはトランジスタ６゜７によ
シ構成されるカレントミラー回路が接続されているので
、トランジスタ３のコレクタ電流工Ｃ３と同様な電流が
トランジスタ７のコレクタに流れる。したがって定電流
源１２にトランジスタジスタ８，９，１０．１１より構
成されている差動増増器の開放電圧利得Ａｖは（３）式
になる。
シ構成されるカレントミラー回路が接続されているので
、トランジスタ３のコレクタ電流工Ｃ３と同様な電流が
トランジスタ７のコレクタに流れる。したがって定電流
源１２にトランジスタジスタ８，９，１０．１１より構
成されている差動増増器の開放電圧利得Ａｖは（３）式
になる。
ＡＶ ＝ ｄ （Ｉｐ−Ｉｃａ ） −−−−（３１但
し、ｄは比例定数、定電流源５の電流値Ｉｏ≧定電流源
１２の電流直Ｉｐ この差動増幅器を電圧フロアとして使用しているので、
入力端子２から出力端子１３ｔでの伝達増幅Ａｄは（４
）式となる。
し、ｄは比例定数、定電流源５の電流値Ｉｏ≧定電流源
１２の電流直Ｉｐ この差動増幅器を電圧フロアとして使用しているので、
入力端子２から出力端子１３ｔでの伝達増幅Ａｄは（４
）式となる。
（２）、 （３）、 （４）式より端子１４とトランジ
スタ４のベースの差電圧により入力端子２からの信号を
出力端子１３への伝達を制御できる。したがって端子１
４とトランジスタ４のベースの差電圧によって端子２か
ら人力された信号を端子１３へ伝達するか否かの切換が
可能である。
スタ４のベースの差電圧により入力端子２からの信号を
出力端子１３への伝達を制御できる。したがって端子１
４とトランジスタ４のベースの差電圧によって端子２か
ら人力された信号を端子１３へ伝達するか否かの切換が
可能である。
また本回路においては第２図に示すように切換端子であ
る端子１４とトランジスタ４のベースの差電圧に対する
トランジスタ３のコレクタ電流ＩＣ３の変化は差動回路
を使用しているためになだらかに変化する。同様に定電
流源１２に流し込まれる一ｔ ｔｉもなだらかに変化す
るので、端子１３のバイアスの過渡変動も小さく切換時
におけるショックノイズも従来回路に比べ小さい。
る端子１４とトランジスタ４のベースの差電圧に対する
トランジスタ３のコレクタ電流ＩＣ３の変化は差動回路
を使用しているためになだらかに変化する。同様に定電
流源１２に流し込まれる一ｔ ｔｉもなだらかに変化す
るので、端子１３のバイアスの過渡変動も小さく切換時
におけるショックノイズも従来回路に比べ小さい。
さらに本回路においては、端子１４に抵抗１５容ｔ１６
からなる遅延回路を接続することにより、ｍ子１４！：
）ランラスタ４０ベースの差電圧の変化を除々に行うこ
とが可能である。第３図に切換操作した出力端子１３の
信号ＯＦＦ時、ＯＮ時の端子１７の電位、端子１４とト
ランジスタ４のベースの差電圧、及び出力端子１３の波
形をそれヂれ示す。
からなる遅延回路を接続することにより、ｍ子１４！：
）ランラスタ４０ベースの差電圧の変化を除々に行うこ
とが可能である。第３図に切換操作した出力端子１３の
信号ＯＦＦ時、ＯＮ時の端子１７の電位、端子１４とト
ランジスタ４のベースの差電圧、及び出力端子１３の波
形をそれヂれ示す。
端子１７に８１のような切換電圧が人力されると、端子
１４とトランジスタ４のベースの差電圧はｂｌのように
Ｍ’Ａをもって立ち上る。この時のｓＩ−子１４とトラ
ンジスタ４のベースの差電圧Ｖｄｘと時間ｔの関係は（
５）式になる。
１４とトランジスタ４のベースの差電圧はｂｌのように
Ｍ’Ａをもって立ち上る。この時のｓＩ−子１４とトラ
ンジスタ４のベースの差電圧Ｖｄｘと時間ｔの関係は（
５）式になる。
但し、ＶＲは端子１７【て切換電圧として印加された１
１−口圧イ１ｉ７゜ したがって（２）、 ＋３）、 （４）、 ＋５１式に
より出力端子１３の出力もＣ１のように遅延をもって減
少する。
１−口圧イ１ｉ７゜ したがって（２）、 ＋３）、 （４）、 ＋５１式に
より出力端子１３の出力もＣ１のように遅延をもって減
少する。
逆に端子１７に３２のような切換電圧が入力されると、
端子１４とトランジスタ４０ベースの差電圧はｂ２のよ
うに遅延をもって減少する。この時の端子１４とトラン
ジスタ４０ベースの差電圧Ｖｄ２と時間ｔの関係は（６
）式になる。
端子１４とトランジスタ４０ベースの差電圧はｂ２のよ
うに遅延をもって減少する。この時の端子１４とトラン
ジスタ４０ベースの差電圧Ｖｄ２と時間ｔの関係は（６
）式になる。
したがって（２）、 （３） 、（４）、 （６１式に
より出力端子１３の出力はＣ２のように遅延をもって立
ち上る。
より出力端子１３の出力はＣ２のように遅延をもって立
ち上る。
以上述べたように本発明の回路において信号の切換は遅
延をもって赤々に変化するので、出力端１３におよぼす
切換時のショックノイズは小さい。
延をもって赤々に変化するので、出力端１３におよぼす
切換時のショックノイズは小さい。
また出力端子１３の信号の遅延は抵抗１５．容量１６に
より自由に設定できる。
より自由に設定できる。
さらに、トランジスタ４のベース電位を第１図で示す基
準電位以外の電位を与えて本願を実施した場合は、制御
端子１４に印加される動作開始電圧がシフトするだけで
上記の説明と同様な効果がめる。
準電位以外の電位を与えて本願を実施した場合は、制御
端子１４に印加される動作開始電圧がシフトするだけで
上記の説明と同様な効果がめる。
以上説明したように本発明の回路においては切遺時に発
生するショックノイズレベルが小さく、また制御端子に
ＣＲによる遅延回路を設けることによりさらにシロツク
ノイズを低減できるという効果がある。
生するショックノイズレベルが小さく、また制御端子に
ＣＲによる遅延回路を設けることによりさらにシロツク
ノイズを低減できるという効果がある。
なお、集積回路化した場合、従来回路においてはトラン
ジスタのバラツキにより切換開始電圧のバラツキも大き
かったが、本発明では差動回路を用いているので、バラ
ツキも小さくなり集積回路化に適している。
ジスタのバラツキにより切換開始電圧のバラツキも大き
かったが、本発明では差動回路を用いているので、バラ
ツキも小さくなり集積回路化に適している。
第１図は本発明の一実施例を示す回路図、第２図は切換
電圧に対する切換電流の変化を示す特性図、第３図は切
換動作を示す波形図、第４図は従来の切換回路の例を示
す回路図、第５図は従来回路の切換動作を示す波形図で
ある。 １６・・・・・・容量。 第 １１！１ ３・４−Ａ・７・３・デ・ｔｔｙ、ｎ−）う〉ジスダ５
・１２・・・・史電近原 ＄ ２ 面 一４ −２ ０ ２ ４ Ｖ、／／Ｖ 茅 ３ 苗 ｃよｆＩ婚力３Ｊ尼乎びン （止）補力３Ｊ椙うρ
〃）ギ ４ 凹 茅 ！； 図 時肩ｔ
電圧に対する切換電流の変化を示す特性図、第３図は切
換動作を示す波形図、第４図は従来の切換回路の例を示
す回路図、第５図は従来回路の切換動作を示す波形図で
ある。 １６・・・・・・容量。 第 １１！１ ３・４−Ａ・７・３・デ・ｔｔｙ、ｎ−）う〉ジスダ５
・１２・・・・史電近原 ＄ ２ 面 一４ −２ ０ ２ ４ Ｖ、／／Ｖ 茅 ３ 苗 ｃよｆＩ婚力３Ｊ尼乎びン （止）補力３Ｊ椙うρ
〃）ギ ４ 凹 茅 ！； 図 時肩ｔ
Claims (1)
- 【特許請求の範囲】 極性の等しい第１および第２のトランジスタのエミッタ
を共通に接続し、前記エミッタに所定のバイアスを供給
する第１の定電流源を接続してなる第１の差動増幅器と
、第２の定電流源により所定にバイアスされている第２
の差動増幅器とを有し、 前記第１のトランジスタのベースもしくは前記第２のト
ランジスタのベースを切換制御端子とし、前記第２のト
ランジスタのコレクタはバイアス回路に接続し、前記第
１のトランジスタのコレクタはカレントミラー回路を介
して前記第２の差動増幅器の第２の定電流源のバイアス
点に接続し、前記第２の差動増幅器の入力を入力端子と
し、前記第２の差動増幅器の出力を出力端子としたこと
を特徴とする切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130182A JPS63294006A (ja) | 1987-05-26 | 1987-05-26 | 切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130182A JPS63294006A (ja) | 1987-05-26 | 1987-05-26 | 切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63294006A true JPS63294006A (ja) | 1988-11-30 |
| JPH0549123B2 JPH0549123B2 (ja) | 1993-07-23 |
Family
ID=15028024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62130182A Granted JPS63294006A (ja) | 1987-05-26 | 1987-05-26 | 切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63294006A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6416007A (en) * | 1987-07-09 | 1989-01-19 | Matsushita Electric Ind Co Ltd | Operational amplifier device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187108A (ja) * | 1984-03-07 | 1985-09-24 | Hitachi Ltd | 信号再生装置 |
-
1987
- 1987-05-26 JP JP62130182A patent/JPS63294006A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187108A (ja) * | 1984-03-07 | 1985-09-24 | Hitachi Ltd | 信号再生装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6416007A (en) * | 1987-07-09 | 1989-01-19 | Matsushita Electric Ind Co Ltd | Operational amplifier device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0549123B2 (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| JPH0360209A (ja) | 増幅器回路とこの回路を含む半導体集積回路 | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US20020089378A1 (en) | Current controlled CMOS transconductive amplifier arrangement | |
| JPH077342A (ja) | 差動増幅器 | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| KR930002040B1 (ko) | 증폭기 | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| JPS60257610A (ja) | 能動負荷回路 | |
| JPS63294006A (ja) | 切換回路 | |
| JPS645370Y2 (ja) | ||
| JPH0787314B2 (ja) | 増幅器 | |
| US20150002222A1 (en) | Combined input stage for transconductance amplifier having gain linearity over increased input voltage range | |
| JPS6021609A (ja) | 差動増幅回路 | |
| EP3713082A1 (en) | Amplification circuit | |
| JPS58181310A (ja) | 電圧利得制御増幅装置 | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| JPS61131606A (ja) | 差動増幅回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPS63294113A (ja) | ヒステリシスコンパレ−タ | |
| JPH0433162B2 (ja) | ||
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JPS6130329Y2 (ja) | ||
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPS62117403A (ja) | カレントミラ−回路 |