JPS63293667A - 複数プロセッサ構成装置 - Google Patents

複数プロセッサ構成装置

Info

Publication number
JPS63293667A
JPS63293667A JP13053287A JP13053287A JPS63293667A JP S63293667 A JPS63293667 A JP S63293667A JP 13053287 A JP13053287 A JP 13053287A JP 13053287 A JP13053287 A JP 13053287A JP S63293667 A JPS63293667 A JP S63293667A
Authority
JP
Japan
Prior art keywords
data
storage section
copy
master
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13053287A
Other languages
English (en)
Inventor
Hideo Terai
寺井 英夫
Mitsutoshi Nakao
光利 中尾
Tomohiko Kitamura
朋彦 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13053287A priority Critical patent/JPS63293667A/ja
Publication of JPS63293667A publication Critical patent/JPS63293667A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、データを読み書きするプロセッサを複数個備
えた複数プロセッサ構成装置に関するものである。
従来の技術 近年、データを読み書きするプロセッサを複数個備えた
複数プロセッサ構成装置が増加している。
以下図面を参照しながら、上述した従来の複数プロセッ
サ構成装置の一例について説明する。
第3図は従来の複数プロセッサ構成装置の構成を示すも
のである。第3図において、31はデータを記憶するデ
ータ記憶部、32.33はデータを読み書きするデータ
処理部、34.35はデータ処理部32゜33が必要と
するデータ記憶部31のデータの部分コピーを保持する
データコピー記憶部、36はデータ記憶部31、データ
処理部32.33を結合するシステムバスである。
以上のように構成された複数プロセッサ構成装置につい
て、以下その動作について説明する。
データ処理部32がデータを読む場合、まずデータ記憶
部31のデータを読み使用する。同時にデータコピー記
憶部34にもそのデータを読み込む。以後そのデータを
読む場合にはデータコピー記憶部34から読み、データ
記憶部31からは読み込まない。
データ処理部32がデータを書く場合は、データコピー
記憶部34に書き込むと同時にデータ記憶部31にも書
き込む。
データ処理部32がそのデータを必要としなくなったと
きは、そのデータをデータコピー記憶部34からI舎て
る。
データ処理部33がデータを読み書きする場合は、デー
タコピー記憶部35を用いて同様に処理を行う。
このことによりデータ記憶部31には必ず最新のデータ
が保持されていることになる。
発明が解決しようとする問題点 しかしながら上記のような構成では、データを書く場合
に常にデータ記憶部に書き込むことになり、そのたびに
システムバスを使用する。そのためシステムバスの使用
率が上がり全体の性能を低下させるという問題点を有し
ていた。
本発明は上記問題点に鑑み、データを書くときにデータ
記憶部に書き込まないことを多くし、システムバスの使
用率を下げ、全体の性能が高い複数プロセッサ構成装置
を提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明の複数プロセッサ構
成装置は、データ記憶部のデータがマスターデータであ
るかどうかを示すフラッグを保持するデータ種別記憶部
と、データコピー記憶部のデータがマスターデータであ
るかどうかを示すフラッグを保持するデータコピー種別
記憶部という構成を備えたものである。
作用 本発明は上記した構成によって、データを書き込むとき
にデータコピー種別記憶部を参照し、その結果データコ
ピー記憶部のデータがマスクデータであった場合はデー
タコピー記憶部のみに書き込むデータ記憶部には書き込
まない。そしてデータ処理部がマスターデータであるデ
ータコピー記憶部のデータを必要としなくなったときに
そのデータをデータ記憶部に書き込む。このことにより
データ記憶部への書き込みが減り、システムバスの使用
率が下がり、全体の性能が向上することになる。
実施例 以下本発明の一実施例の複数プロセッサ構成装置につい
て、図面を参照しながら説明する。
第1図は本発明の実施例における複数プロセッサ構成装
置の構成を示すものである。第1図において、11はデ
ータを記憶するデータ記憶部、12はデータ記憶部11
のデータがマスターデータであるかどうかを示すフラッ
グを保持するデータ種別記憶部、13.14はデータを
読み書きするデータ処理部、15.16はデータ処理部
13.14が必要とするデータ記憶部11のデータの部
分コピーを保持するデータコピー記憶部、17.18は
データコピー記憶部15、16のデータがマスターデー
タであるかどうかを示すフラッグを保持するデータコピ
ー種別記憶部、19はデータ記憶部11、データ処理部
13.14を結合するシステムバスである。
以上のように構成された複数プロセッサ構成装置につい
て、以下その動作を説明する。
データ種別記憶部とデータコピー種別記憶部は、データ
記憶部11のデータのコピーがいくつのデータコピー記
憶部に存在するかに応じてマスターデータが必ず1つ存
在するように次のようにセットされる。(第2図) どのデータコピー記憶部にもコピーが存在しないものに
対しては、データ種別記憶部12の対応する部分がマス
ターデータにセットされる。(例えば、第2図のDAT
AI) 1つのデータコピー記憶部にコピーが存在するものに対
しては、データ種別記憶部12の対応する部分はスレー
ブデータにセットされ、コピーが存在するデータコピー
記憶部に対するデータコピー種別記憶部の対応する部分
がマスターデータにセットされる。(例えば、第2図の
DATA2)2つ以上のデータコピー記憶部にコピーが
存在するものに対しては、データ種別記憶部12の対応
する部分がマスターデータにセットされ、コピーが存在
するデータコピー記憶部に対するデータコピー種別記憶
部の対応する部分がスレーブデータにセットされる。(
例えば、第2図のDATA3)このようにセットされる
データ種別記憶部とデータコピー種別記憶部を用いて次
のように動作する。
データ処理部13がデータを読む場合、マスターデータ
にセントされているところからデータを読み込む。
コピーが存在していないデータを読むときは、データ記
憶部11から読むことになる。同時にデータコピー記憶
部15にもそのデータを読み込むが、そのときデータ種
別記憶部12の対応する部分をスレーブデータに、デー
タコピー種別記憶部17の対応する部分をマスターデー
タにセントする。以後そのデータを読む場合にはデータ
コピー記憶部15から読み、データ記憶部11からは読
み込まない。
コピーが一つデータコピー記憶部16に存在しているデ
ータを読むときは、データコピー記憶部16から読むこ
とになる。同時にデータコピー記憶部15に読み込むと
ともにデータ記憶部11のデータを更新する。そのとき
データ種別記憶部12の対応する部分をマスターデータ
に、データコピー種別記ta部17.18の対応する部
分をスレーブデータにセットする。以後そのデータを読
む場合にはデータコピー記憶部15から読み、データ記
憶部11及びデータコピー記憶部16からは読み込まな
い。
データ処理部13がデータを書く場合、データコピー種
別記憶部17のそのデータに対応する部分がマスターデ
ータにセットされているか、スレーブデータにセットさ
れているかに応じて次のように動作する。
マスターデータにセットされている場合、データコピー
記憶部15にのみ書き込み、データ記憶部11には書き
込まない。そして、コピーが不要になったときそのデー
タをデータ記憶部11に書き込み、データコピー記憶部
15のデータは捨てる。このときデータ種別記憶部12
の対応する部分はマスターデータにセットされる。
スレーブデータにセットされている場合、データコピー
記憶部15に書き込むと同時にデータ記憶部11にも書
き込む。コピーが不要になったときはデータコピー記憶
部15のデータは捨てる。
データ記憶部15にコピーが存在しないデータに書き込
むときはマスターデータに対して書き込みを実行する。
このことにより、データ種別記憶部12またはデータコ
ピー種別記憶部17.18のどれか1つがマスターデー
タにセットされており、マスターデータにセットされて
いるデータは必ず最新のデータである。
発明の効果 以上のように本発明は、他にコピーが存在しないデータ
に書き込みを行うときはデータ記憶部に書き込みを行わ
ないことにより、システムバスの使用率を低くし全体の
性能を向上させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例における複数プロセッサ構成
装置の構成図、第2図はデータ種別記憶部とデータコピ
ー種別記憶部の保持するデータの例を示したデータの構
成図、第3図は従来の複数プロセッサ構成装置の構成図
である。 11・・・・・・データ記憶部、12・・・・・・デー
タ種別記憶部、13、14・・・・・・データ処理部、
15.16・・・・・・データコピー記憶部、17.1
8・・・・・・データコピー種別記憶部、19・・・・
・・システムバス。 代理人の氏名 弁理士 中尾敏男 はか1名第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. データを記憶するデータ記憶部と、データを読み書きす
    る複数のデータ処理部と、前記データ処理部のそれぞれ
    が必要とする前記データ記憶部のデータの部分コピーを
    保持する複数のデータコピー記憶部と、前記データ記憶
    部のデータがマスターデータであるかどうかを示すフラ
    ッグを保持するデータ種別記憶部と、前記データコピー
    記憶部のそれぞれのデータがマスターデータであるかど
    うかを示すフラッグを保持する複数のデータコピー種別
    記憶部と、前記データ記憶部及び前記データ処理部を結
    合するシステムバスとを備えたことを特徴とする複数プ
    ロセッサ構成装置。
JP13053287A 1987-05-27 1987-05-27 複数プロセッサ構成装置 Pending JPS63293667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13053287A JPS63293667A (ja) 1987-05-27 1987-05-27 複数プロセッサ構成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13053287A JPS63293667A (ja) 1987-05-27 1987-05-27 複数プロセッサ構成装置

Publications (1)

Publication Number Publication Date
JPS63293667A true JPS63293667A (ja) 1988-11-30

Family

ID=15036545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13053287A Pending JPS63293667A (ja) 1987-05-27 1987-05-27 複数プロセッサ構成装置

Country Status (1)

Country Link
JP (1) JPS63293667A (ja)

Similar Documents

Publication Publication Date Title
JPH06250906A (ja) 主記憶装置に展開されたデータのバックアップ・リカバリ方式
JPS63293667A (ja) 複数プロセッサ構成装置
JPH1153123A (ja) バックアップ方式
US6434592B1 (en) Method for accessing a network using programmed I/O in a paged, multi-tasking computer
JPH0594356A (ja) メモリ上テーブルデータ障害時復旧方式
JP3162459B2 (ja) データ処理装置
JPS58175065A (ja) 多重化ボリユ−ム処理方式
JPH0259837A (ja) データリカバリ処理方式
JP3302706B2 (ja) 記憶装置
JP2888062B2 (ja) 情報処理装置
JP2856091B2 (ja) データ出力システム
JPH0214741B2 (ja)
JPH03268158A (ja) 共有メモリシステムの同期制御方式
JPS62137786A (ja) 記憶装置
JPH1027153A (ja) バス転送装置
JPS62108346A (ja) プロセス間通信方式
JPS5938865A (ja) 入出力制御装置
JPH01166124A (ja) ボリューム共用制御方式
JPS6174055A (ja) プロセツサ間のデ−タ通信装置
JPS592151A (ja) チエツクポイント・リカバリ方式
JPH01188966A (ja) キャッシュ付き磁気ディスク制御装置
JPS6191735A (ja) オンラインシステムのジヤ−ナル情報処理方式
JPS6384953A (ja) 印字情報編集装置
JPH0540693A (ja) 仮想記憶管理方式
JPH0449135B2 (ja)