JPS63290075A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、原画像を光電変換により複数の色信号に分解
して読み取り、シェーディング補正を行い、２（ＩＩＩ
化するカラー画像入力装置に関する。

（従来の技術） カラー画像入力装置においては、リニアＣ，ＣＤセンサ
などを用いて原稿の画像を複数の色（通常Ｒ（赤）、Ｇ
（緑）およびＢ（青））に分解して光電変換により色デ
ータに変換する。この色データは、２値化処理を行う前
に、シェーディング等の補正を行う必要がある。

シェーディング補正は、原稿ｌラインを照射する光量の
不均一や、センサを構成する複数の画素の感度のばらつ
きを補正するために行う。

シェーディング補正のため、一般に、原稿走査域外に基
準白色パターンを配置する。原稿走査前にこの基準白色
パターンを読み取る。このときのＣＯＤ信号信号出力量
大値Ｙ。）がＣＣＤセンサの各素子について得られる。

一方、このＣＣＤ信号出力（基準値）Ｙと原稿走査時の
ＣＯＤ信号信号出力上ら補正値Ｚ（＝Ｘ＊Ｙ、／Ｙ）を
索引する変換テーブルがＲＯＭに格納されている。原稿
走査時には、ＣＯＤ信号信号出力上の素子の基檗値Ｙと
からこのＲＯＭをアクセスしてＣＣＤ信号出力の補正値
Ｚを得ることができる。

（発明が解決しようとする問題点） 一般に、原稿濃度ＲとＣＯＤ信号信号出力上たがって補
正値Ｚ）とは、リニアな関係にならない。

出力Ｘは、大よそ一１ｏｇＲに比例する。白黒原稿の濃
度を色分解して読み取っても、この関係は変わらない。

しかし、補正値Ｚは、原稿濃度とリニアな関係にあるこ
とが望ましい。シェーディング補正後の処理か容易にな
るからである。たとえば、出力特性を調整するためのガ
ンマ補正を行わなくても、プリンタへの出力信号は原稿
濃度とリニアな関係になる。従って、プリンタは、プリ
ンタ側の出力特性を考慮すればよいことになる。

白黒原稿の画像入力装置の場合、シェーディング補正と
上記のｌｏｇ補正とを同じ変換ＲＯＭ内に格納して補正
を行うものがある。

しかし、カラー原稿の読取においては、シェーディング
補正する際、色ごとに原稿濃度とＣＣＤ信号出力との関
係をリニアに補正するものはない。

本発明の目的は、シェーディング補正を原稿濃度とリニ
アな関係になるように行うカラー画像人力装置を提供す
ることである。

（問題点を解決するための手段） 本発明に係るカラー画像入力装置は、光電変換素子によ
り原画像を複数の色信号に分解して読取る読取手段と、
この読取手段から出力される色毎の画像情報に対し色毎
に補正する補正手段と、この補正された画像情報を所定
の方式で２値化する２値化手段とを備え、この補正手段
は、原画像走査領域外に設けた白色基準パターンとこの
白色基準パターンを原画像走査前に予め基準データとし
て読みとる基準データ検出手段と、基準データ検出手段
により検出された基準データを格納する記憶手段と、読
取手段から出力される色毎の画像情報を、記憶手段より
出力される基準データに対応して補正値に変換して出力
し、かつ、この変換が原画像の濃度に比例した補正値を
出力するように行われる変換手段とを備えることを特徴
とする。

（作　用） シェーディング補正する際、あらかじめ基準白色パター
ンより読取ったデータを基準データとして、原稿走査時
に１走査線毎に色分解した画像データを各色毎に演算す
ることにより、シェーディング補正及び信号出力の特性
を同時に補正する。

これにより、信号出力を原画像の濃度にリニアな関係に
なるようにする。

以下余白 （実施例） 以下、添付の図面を参照して本発明の詳細な説明する。

（ａ）　　ＣＣＤセンサと画像入力装置第２図に示すよ
うに、本発明の実施例であるカラー画像人力装置におい
ては、原稿１の表面上を赤（Ｒ）、緑（Ｇ）、青（Ｂ）
の３波長の分光分布を備えた光源（けい光灯）２によっ
て照射し、その反射光をロッドレンズアレイ３によって
ＣＣＤセンサ４の受光面に対し、ライン状に等倍結像さ
せる。

ロッドレンズアレイ３、光源２、ＣＣＤセンサ４を含め
た光学系は、矢印５の方向にライン走査され、原稿１の
光情報をＣＣＤセンサ４によって光電変換を行う。ＣＣ
Ｄセンサ４は、カラー原稿をＲ，Ｇ、Ｈの３原色に色分
解して光電変換を行うメモリ内蔵型の密着型ラインＣＣ
Ｄセンサである。

第３図（ａ）は、ＣＣＤセンサ４の概略図であり、第３
図（ｂ）は、第３図（ａ）の部分拡大図である。ＣＣＤ
センサ４は、それぞれ３０７２ドツトの有効読取画素を
備えた５個のＣＯＤセンサチップＩｔ〜１５を千鳥状に
主走査方向６に配列しており、Ａ３原稿を１６本／ｍｍ
の解像度で読取ることが可能である。センサチップは印
字出力画素の１ドツトを主走査方向６に対し、３分割し
ており、各画素はそれぞれＲ，Ｇ、Ｂの３原色のフィル
タが蒸着されている。

千鳥状に配列されたチップ１１−１５は、副走査方向５
に交互に４ドツト分の画素ピッチ（４Ａ）を乙って一列
に結合されている。高速読取りのため、ＣＣＤセンサ・
デツプの各信号出力ｏｓ、〜ＯＳ　ｓをパラレルに出力
している。

第５図は、各センサチップ１１−１５のブロック図を示
す。ＣＣＤセンサ４は、−列に配置した３０７２個の有
効画素（Ｓｔ−Ｓ３０７２）２１を備え、この−列の両
側にダミー画素（Ｄ　１３〜Ｄ７２とＤ７３〜Ｄ７８）
を配する。このＣＣＤセンサ４は、メモリ内蔵型であり
、７個のラインシフトゲート２２〜２８にそれぞれｌラ
インのデータが記憶される。ラインシフトゲート２２〜
２８に印加するパルス幅φＶ１〜φ■７のタイミングに
よッテ、ＣＣＤチップ１２．１４の信号出力ＯＳ、。

Ｏ８４を４ライン分遅延させることによって同一位置ラ
インの原稿情報を得ている（第６図参照）。

第６図は、パルスφ■１〜φＶ７のタイミングを示す図
である。ＣＣＤチップ１１，１３．１５とＣＣＤデツプ
１２，１４とでφＶ１〜φＶ７のタイミングをずらすこ
とで、ＣＣＤチップ１２．１４の信号出力を４ライン分
遅延させ、同一位置ラインのデータを得る。

第７図は、各センサチップの駆動タイミングを示す。Ｃ
ＣＤセンサ４は、各ＣＯＤチップ１１〜１５にφＶ１〜
φＶ７、ＳＨ，φＩＡ、φ２Ａ、φ２Ｂ、Ｒｓの計１２
種類のパルスを入力する必要がある。各チップはパラレ
ルに信号出力させるため、φＶ１〜φＶ７のパルスを除
けばまったく同タイミングのパルスを人力する。信号の
出力は、シフトパルスＳ　Ｉ−１により開始される。信
号φＩＡ。

φ２Ａ、φ２Ｂ、Ｒ８を印加すると、信号ＲＳに同期し
て信号出力Ｏ８が得られる。

第８図は、カラー画像入力装置のブロック図を示す。こ
の入力装置は、原稿面上をライン走査を３回繰り返し、
各走査ごとに読取った際に色分解したＲ、Ｇ、Ｈの色情
報を印字色シアン、マゼンタ、イエローに応じた印字デ
ータＣ，Ｍ、Ｙに順次変換し、出力装置に対し送出する
。すなわちＣＣＤセンサ４は、原稿の１ラインのＲ，Ｇ
またはＢの光情報を電気信号に変換し、画素ごとに順次
出力する。この電気信号は、アナログ信号処理部３１に
よりディジタル値に変換され、シェーディング補正部３
２でシェーディング補正を施され、いったんラインメモ
リ３３に格納される。ラインメモリ３３に格納されたデ
ータは、所定の変倍率に対応して電気変倍部３５で電気
的に変倍され、マスキング処理部３６でマスキング処理
を施されたのち、中間処理部３７において所定の方式で
２値化される。そして、出力ラインバッファ３８を介し
て、プリンタ等の出力装置に送られる。

ＣＣＤセンサ４は、駆動部３９により発生されろ信号Ｓ
　Ｈ、φＩＡ、φ２Ａ、φ２Ｂ、ＲＳ、φＶ、〜φＶ７
などで駆動される。また、ＣＰＵ４０は、駆動部３９に
駆動のタイミングを与え、アナログ信号処理部３１にカ
ラーバランスを設定するための信号を与え、電気変倍部
３５に操作パネル４１で設定された変倍率のデータを与
える。

（ｂ）　　画像信号出力のディジタル化処理とカラーバ
ランス補正 各ＣＯＤセンサチップ１１−１５の信号出力Ｏ８１〜Ｏ
８５は、第９図と第１２図に示すアナログ信号処理部３
１により、それぞれ独立に３色に分解される。信号Ｏ８
１〜ＯＳ　ｓをそのまま増幅しないのは、次に説明する
ようにオフセット電圧が大きいからである。

第１Ｏ図に示すように、信号出力ｏｓ、−ｏｓ５はｌラ
イン出力期間にそれぞれパルスＲ８，〜Ｒ８５に同期し
て出力される（第７図参照）。信号出力Ｏ８１〜ＯＳ　
ｓのうち、有効画素信号は、図に示すように、入射光の
強度に応じて負の方向に振幅するが、リセットノイズと
約５〜６ｖのオフセットノイズを含んでいる。光出力の
飽和電圧（最大振幅′電圧）は約ＩＶである。一方、各
センサチッブの黒レベル電圧を示す光シールド画素信号
は、有効画素信号の前に出力される（第７図参照）。

このようにオフセット電圧が大きいため、ＣＯＤセンサ
チップ１１−１５の信号電圧Ｏ８１〜Ｏ８，を直接ディ
ジタル化することは困難である。

そこで、第９図に示すアナログ信号処理回路を用いる。

図には信号出力Ｏ８，のアナログ信号処理回路のみを示
したが、他の信号出力Ｏ８，〜ＯＳ　５も同様の回路で
それぞれ別に処理される。まず、信号出力Ｏ８Ｉのリセ
ットノイズを除去するために、サンプル−ホールド回路
６１によって信号出力Ｏ８ｌの波形整形を行う（第１θ
図の下側の波形参照）。信号出力Ｏ８ｌはＲ，Ｇ、Ｂの
順にシリアルにアナログ信号が伝送されているか、サン
プル−ホールド回路６２Ｒ，６２Ｇ、６．２Ｂによって
これをパラレルな信号ラインに変換している。第１１図
に示すように、各サンプル−ホールド回路６２Ｒ，６２
Ｇ、６２Ｂに入力するクロック５−ＣＫ１．２．３の”
Ｈ”レベル信号で入力アナログ信号を順次サンプリング
し、“Ｌ”レベル信号でホールドする。一方、サンプル
−ホールド回路６３は１ラインごとに前述の光シールド
画素信号（黒レベル電圧）を保持している。増幅回路６
４Ｒ，６４Ｇ。

６４Ｂは、それぞれサンプル−ホールド回路６２Ｒ，６
２Ｇ、６２Ｂの出力信号すなわちＲ，Ｇ、Ｂの各読取信
号とサンプル−ホールド回路６３の出力する黒レベル信
号との差動増幅を行う。すなわち、オフセット電圧を除
去し、信号の振幅を正の方向に約３倍に増幅し、増幅さ
れた画像信号Ｒ−Ｏ３，，Ｇ−ＯＳ、、Ｂ−ＯＳ、を得
る。

この増幅画像信号Ｒ−ＯＳ、、Ｇ−ＯＳ、、Ｂ−Ｏ８１
は、第１２図に示すようにＡ／Ｄコンバータ７１Ｒ，７
１Ｇ、７１Ｂによってクロック５−ＣＫ３．５−ＣＫＩ
、５−ＣＫ２のタイミングに応じて８ビツトのディジタ
ルデータＲＡＯ〜７．ＧＡ、〜？、ＢＡＯ〜９に変換さ
れる。この際、後に説明するように、カラーバランスの
補正が行なわれる。

各Ａ／Ｄコンバータ７１Ｒ，７１Ｇ、７１Ｂのディジタ
ルデータＲＡ　ｏ〜ｖ、ＧＡｏ〜１．　Ｂ　Ａ　ｏ　〜
７は、１／３周期ずつ位相がずれて出力される。そこで
、ディジタルデータＲＡ　ｏ　〜７　、　Ｇ　Ａ　ｏ　
〜？　、　Ｂ　Ａ　ｏ　〜？を、それぞれ、クロック５
−ＣＫ２，５−ＣＫ３゜５−ＣＫＩのタイミングでラッ
チ回路７２Ｒ，７２Ｇ。

７２Ｂにラッチし、さらに、ラッチ回路７２Ｒ１７２Ｇ
の出力データを、５−ＣＫＩのタイミングでラッチ回路
７３Ｒ，７３Ｇにラッチする。これにより、ラッチ回路
７３Ｒ，７３Ｇ、７２Ｂは、それぞれ、ディジタルデー
タＲＢ、〜？、ＧＢＯ〜？。

Ｂ　Ｂ　ｏ〜７を位相のずれをなくして出力する。

Ａ／Ｄコンバータ７１Ｒ〜７１Ｂのカラーバランス補正
は、基準レファレンス電圧の上限値の設定により行う（
下限値は、ＧＮＤ電圧に固定されている。）。

カラーバランス補正が必要なのは、ＣＯＤセンサ４が白
色の濃度の均一な原稿を読取っても、第１３図に示すよ
うに、Ｒ，Ｇ、Ｂに色分解された画像信号は同一な出力
とならないからである。さらに、第１４図に示すように
、光源２であるけい光灯の分光分布特性がＲ，Ｇ、Ｂで
同一でないからである。

カラーバランスの設定は次のような手順で行なわれる。

■　画像入力装置が走査を開始する際、ＣＰＵ４０はＤ
／Ａコンバータ７６１１．７６Ｇ、７６Ｂに対し、最大
値すなわち３Ｆ（ＨＥＸ）のデータを出力し、Ａ／Ｄコ
ンバータ７１１Ｎ、７１Ｇ、７１Ｂの■。ＥＰ（＋）端
子には、基準電圧発生回路７７の出力する基準電圧Ｖ　
　　がそのまま入力されてｎＥＦ いる。この状態で濃度が均一な白色パターンを続取り、
Ｒ，Ｇ、［３の各ディジタルデータを１ライン分ライン
メモリ３３に格納する。

■　ＣＰＵ４０は、Ｒ，Ｇ、Ｂの各ラインメモリよりデ
ータを読出し、色分解された各ディジタルデータの最大
値を検出する。

■　ＣＰＵ４０は、検出した最大値より、ＲＡ。

〜７．ＧＡＯ〜？、ＢＡＯ〜７がオーバーフローしない
範囲でＲＩＲＥ　Ｆ　ｏ〜ｓ、　Ｇ　　ＲＥ　Ｆ　ｏ〜
ｓ、　Ｂ−ｎＥＦ、〜、の６ビツトのデータを新たに設
定し、各Ｄ／Ａコンバータ７６ｒｔ、７６Ｇ、７６Ｂに
送■　Ｄ／Ａコンバータ７６ｒ’ｔ、７６Ｇ、７６Ｂは
■ＵＩＥＰｘ　６４　　なる演算を行い（Ｘは、Ｒ−Ｒ
Ｅ　Ｆ　ｏ　〜ｓ　、　Ｇ　　ＲＥ　Ｆ　ｏ〜５．　Ｂ
　ＲＥＦｏ〜、の各データをｌＯ進数に変換した値）、
Ａ／Ｄコンバータ７１Ｒ，７１Ｇ、７１Ｂに対し、それ
ぞれＩｔ　　Ｖ　　　　、　Ｇ　　Ｖ　ＲＥ　Ｆ　、Ｂ
　　Ｖ　ＲＥ　Ｆを出ＥＦ 力する。

（ｃ）　　ＣＣＤセンサのノリアル出力アナログ信号処
理部３１は、さらに密着型センサ４を高速読取するため
に、各チップ１１−１５の信号出力Ｏ８１〜ＯＳ　ｓを
パラレルに出力させるように駆動している。このため、
信号出力Ｏ８ｌ〜Ｏ８，の有効画素出力を１ラインごと
にＯＳ　１よりＯ８５までシリアルに画像データを出力
する必要がある。そこで、Ａ／Ｄ変換され、同期をとっ
た各チップＩｔ−１５の画像データＲＢ　ｏ〜？、　Ｇ
ＢＯ〜？、ＢＢ、　〜７（第１２図）は、いったんメモ
リに格納され、ＣＯＤチップ１１〜１５の順にクロック
ＣＫ−Ａに同期して読出される。

第１５図は、各チップ１１−１５のＲの信号出力ＲＢ　
ｏ〜７　（各チップ１１−１５に対応してＲＢｉｏ−１
７＋　ＲＢ　ｔｏ〜、７．・・・と名付ける。）をパラ
レル−シリアル変換する回路を示す。また、第１６図は
、１つのチップの出力信号についてパラレル−シリアル
変換の回路をより詳細に示す。さらに、第１７図にタイ
ミングチャートを示す。

第１５図に示すように、ＣＯＤセンサチ・ツブ１１の出
力信号（たとえばｒ■Ｌｏ〜、７）は、バスドライバ１
１１，１４１を介してメモリ１２１，１５１のアドレス
Ａ　Ｃｏ　”　ｓ　、　Ａ　Ｄ　ｏ〜９に書き込まれる
。

そして、メモリｉｌｌ、１４１のアドレスＡ　Ｃ。

〜＊　、　Ａ　Ｄ　ｏ　−ｓのデータはそれぞれ、バス
ドライバ１３１，１６１を介して読み出される。後に説
明するように、一対のメモリ１２１と１５１は一方がデ
ータを書き込んでいるときは、他方は前ラインのデータ
を読み出されている。他のチップ１２〜１５の信号出力
ＲＢ　ｔｏ〜ｔ７．　ＲＢ　、ｏ〜３７＋”・＋ＲＢ　
ｓ　ｏ〜５７についても、同様に、バスドライバｌ１２
〜１１５，１４２〜１４５を介してメモリ１２２〜１２
５，１５２〜１５５に書き込まれ、また、バスドライバ
１３２〜１３５．１６２〜１６５を介して読み出される
。各メモリは、Ｒ，Ｇ、Ｂの色分解されたＣＯＤセンサ
デツプ１個分の信号を格納できる１キロバイトの容量を
有する。

第１７図に示すように、１対のメモリ　（たとえば１２
１と１５１）への書き込みに際しては、バスドライバＩ
ｌｌ、１４１は、ＯＣ端子にそれぞれ入力される信号０
ＣＩＯ，０Ｃ２０が１ラインごとに交互に与えられるの
に対応して、データＲ１３ｔｏ〜、７を交互にメモリ１
２１，１５１に通す。

この信号０ＣＩＯ，０Ｃ２０がＬ”になったとき、メモ
リ１２１．１５１は、信号Ｒ／Ｗ１　、Ｒ／Ｗ２により
ｌラインごとに交互に書き込み可能になり（Ｃ３＝−“
し”）、クロックＷＣＫのタイミングに対応して画像デ
ータＲＢ　、Ｏ，、”ｗ　、７がメモリ１２１゜１５１
のアドレスＡ’　Ｃｏ　〜ｅ　、　Ａ　Ｄ　ｏ　−ｅに
格納される。このアドレスＡ　Ｃｏ〜ｅ　、Ａ　Ｄ　ｏ
〜、はＯＣ１０゜０Ｃ２０が“Ｌ”のときアドレスセレ
クタ１８１゜１９１（図示しない）により選択されたア
ドレスＡＡｏ〜、である。

メモリ１２１−１２５，１５１，１５５からの読み出し
は、一連のシリアルなデータＲＣ，〜７になるように行
う。読み出しは、信号σσ１０．σＵ２０か“ｌ−Ｉ”
のときにデコーダ１８２．１９２（図示しない）を介し
てバスドライバ１３１−１３５，１６１〜１６５を順次
セレクトする信号０ＣＩＩ〜ＱＣ１５，π２１〜正で２
５を送る。これにより、メモリ１２１−１２５，１５１
〜１５５のアドレスＡＣ，〜＊、ＡＤｏ〜、に格納され
たデータがクロックＣＬＫ１のタイミングで読み出され
、シリアルに変換された画像データＲＣｏ〜７が出力さ
れる。このアドレスＡ　Ｃｏ〜ｓ　、　’Ａ　Ｄ　ｏ〜
、は、アドレスセレクタ１８１．．１９１によりセレク
トされたアドレスＡ　Ｂ　ｏ〜９である。アドレスＡ　
Ｂ　ｏ〜１２の上位３ビツトは、デコーダ１８２，１９
２に′よるバスドライバ１３１〜１３５，１６１−１６
５のシリアルなセレクトに用いられる。

Ｇ、Ｂの読取データら、同様に、シリアルな画像データ
ＧＣ，〜、、ＢＣ，〜７に出力される。

なお、信号ｎ／Ｗｌ　、Ｒ／Ｗ２．σｃｉｏ〜１５゜０
Ｃ２（１−２５，クロックＷＣＫ、５−ＣＫ２゜ＣＬＫ
Ｉ、アドレスＡ　Ａ　ｏ〜ｓ　、　Ａ　Ｂ　ｏ−ｒ　ｔ
は、ＣＰＵ４０により与えられる。

以下金白 （ｄ）　　シェーディング補正 続いて、画像データのシェーディング歪を除去するため
に、補正を行う。第１８図は、シェーディング補正回路
のブロック図を示す。また、第１９図は、シェーディン
グ補正のタイミングチャートである。

補正は、次のように行う。まず、画像入力装置が走査開
始前に、均一な白色の６度をもつ基準パターン７（第２
図参照）を読取り、その１９４２分のデータをＲＡＭ（
Ｆ　Ｉ　ＦＯメモリ）２０１内に格納する。ＦＩＦＯ２
０１に格納する基準値としては、１９４２分のデータＲ
Ｃｏ〜７．Ｃ；Ｃｏ〜７．Ｂ００〜７の平均値の上位６
ビツトを用いる。このため、データＲＣｏ〜ｔ、　Ｇ　
Ｃｏ−ｑ、　Ｂ　ＣＯ〜？は、それぞれ、いったんラッ
チ回路２０２Ｒ，２０２Ｇ。

２０２Ｂに記録し、加算器２０３で加算して上位６ビツ
トをとる。そしてこの平均値をバスドライバ２０４を介
してＲＡＭ２０１に格納する。平均値を用いるのは、各
色分解した信号ごとに基準データをＲＡＭ内に格納すれ
ば、サンプルホールドデータの数が３倍になり、ＲＡＭ
容量が太き（なるためである。

次に走査開始に合わせて、ｌラインごとにＲＡＭ２０１
内の基準データ（ＳＨ−ＤＡＴＡ、〜５）を読出しく５
ＨＷＲ＝１）、バスドライバ２１１を介して、ｒｔ、Ｇ
、Ｈのシェーディング補正用変換ＲＯＭ２１２Ｒ，２１
２Ｇ、２１２Ｂのアドレス端子に人力する。一方Ｒ，Ｇ
、Ｈの画像データＲＣ，〜、。

ＧＣ，〜？、ＢＣＯ〜７は、それぞれ、ラッチ回路２１
３Ｒ９２１３Ｇ、２１３Ｂにラッチし、さらに基準デー
タ（ＳＨ−ＤＡＴＡ、〜５）と同期をとるため、ラッチ
回路２ｔ４Ｒ，２１４Ｇ、２１４Ｂにラッチされ、次に
変換ＲＯＭ２１２ｒｔ、　２１２Ｇ。

２１２Ｂのデータ端子に入力する。

変換ＲＯＭ２１２Ｒ，２１２Ｇ、２１２Ｂには、予めシ
ェーディング補正用のテーブルが格納されている。この
テーブルは、色分解された各画素データとその画素の基
準データの値とに対応して後述のシェーディング補正さ
れた値を与える。

変換ＲＯＭ２１２Ｒ，２１２Ｇ、２１２Ｂのデータ出力
は、それぞれ、クロックＣＬＫでラッチ回路２＋５Ｒ，
２１５Ｇ、２１５Ｂにラッチされ、補正データｎ　Ｄ　
Ｏ〜？、　Ｇ　Ｄ　Ｏ〜？、　Ｂ　Ｄ　ｏ〜７として出
力される。

このシェーディング補正回路においては、基準データを
格納するＲＡＭ２０１は、Ｆ’１ＦＯ（ファースト・イ
ン・ファースト・アウト）メモリを使用している。ＰＩ
Ｆ’０メモリは、デュアル・ボートのメモリであり、ア
ドレス人力を必要とせず、入出力のデータは、ＲＣＫ、
ＷＣＫに同期して出力され、必ず書き込んだ順に読出し
データは出力される。このメモリを使用したことで、ア
ドレスが不要となり、アドレスを発生するカウンタ及び
、読出し、書き込みアドレスを切換るアドレス・セレク
タを省略できるため、商品コスト・基板面積に対するメ
リットが生まれる。また、書き込んでいるときでも読み
出せるので制御が容易である。

変換ＦｔＯＭ２１２Ｒ，２１２Ｇ、２１２Ｂに格納され
る補正用データは、次に説明する値である。

一般に原稿（モノクロ）を読取った際、ＣＯＤ出力Ｘの
ディジタル化処理したＲ、Ｇ、Ｂの各データＯＤは なる関係をもつ（第１図の破線参照）。これは、原稿濃
度（ＯＤ）と反射率Ｒが０Ｄ＝−［ＯｇＲという関係か
ら導き出される。ここに、ＤＢは、黒色の反射率であり
、Ｄｌ、は白色の反射率である。また、Ｘは重子化（デ
ィジタル化）されたＣＣＤ出力である。しかし、このよ
うに補正した値を用いて、次にディザ処理で２値化を行
うと、ディザマトリクス内の閾値の間隔はリニアにとれ
ず、低濃度域はど細かくなってしまう。したがって高濃
度域での画像の質が低下する。そこで、変換ＲＯＭ２１
２Ｒ，２１２Ｇ、２１２Ｂ内の補正用データとしては、
第１図の実線に示すように という関係に変換する補正用データを格納しておく。

これにより、補正データに変換することによりシェーデ
ィング補正の他にいわゆるカンマ補正も同時に行えるこ
とになる。

したかって、中間調処理部３７でのディザ法による２値
化が精度よく行える。

また、出力時に、Ｒ、Ｇ　、　Ｂの２値信号出力をンア
ン・マゼンタ、イエローの３色に変換するときにも、そ
のまま変換すればよい。

なお、変換用の信号５ｌｌＷＲ，ＣＬＫは、ＣＰＵによ
り与えられる。

（発明の効果） シェーディング補正をする際、原稿濃度とＣＣＤ出力の
関係をリニアに補正すること同時に行うので、カラー画
像入力装置の構成を簡素化できる。

原稿濃度とＣＣＤ出力の色信号との関係をリニアに補正
するため、精度の高い中間調表現を実現できる。

出力装置（プリンタ）は、各画像入力装置の特性を考慮
して調整する必要がなくなる。

【図面の簡単な説明】

第１図は、シェーディング補正データのグラフである。 第２図は、カラー画像入力装置の部分斜視図である。 第３図（ａ）は、ＣＣＤセンサの概略図であり、第３図
（ｂ）は、第３図（ａ）の部分拡大図である。 第４図は、ＣＣＤセンサの瞬時出力電圧の温度特性のグ
ラフである。 第５図は、ＣＣＤセンサのセンサチップのブロック図で
ある。 第６図は、パルスφ■、〜φＶ？のタイミングチャート
である。 第７図は、センサデツプの駆動タイミングのチャートで
ある。 第８図は、カラー画像入力装置のブロック図でめろ。 第９図は、ＣＣＤセンサチップの信号を３色に分解する
回路の図である。 第１０図は、光出力の図である。 第１１図は、信号出力Ｒ−ＯＳ、Ｇ−Ｏ３，Ｂ−Ｏ８の
図である。 第１２図は、ＣＣＤセンサチップの信号出力のディジタ
ル化回路の図である。 第１３図は、ＣＣＤセンサの白色光の分光感度のグラフ
である。 第１４図は、光源の分光分布特性のグラフである。 第１５図は、画像信号をパラレルからンリアルに変換す
る回路の図である。 第１６図は、パラレル・シリアル変換の回路の一部の図
である。 第１７図は、パラレル・シリアル変換のタイミングチャ
ートである。 第１８図は、シェーディング補正部のブロック図である
。 第１９図は、シェーディング補正のタイミングチャート
である。 ４・・ＣＣＤセンサ、７・・・白色基準パターン、１１
−１５・・ＣＣＤセンサチップ、 １２１・・・ＦＩＦＯメモリ、 ２０３・・・加算器（平均回路）、 ２１２Ｒ，２１２Ｇ、２１２Ｂ・＝変換ＲＯＭ。 特許出願人　　ミノルタカメラ株式会社代理人　弁理士
　　青　山　　葆　はが２名第４図 Ｒ３ｇ２８　　　ｇ＋＾　−２Ｍ　　　　　　　　３３
　　　　　　　　　　　　　　　　　ＸＧ第１２図 第１３図 介頓渡脣株（Ｔｏ１１２５℃ン 入射充鷹４（ｎｍｌ 第１４図 儂長

Claims (1)

【特許請求の範囲】
1. （１）光電変換素子により原画像を複数の色信号に分解
   して読取る読取手段と、 この読取手段から出力される色毎の画像情報に対し色毎
   に補正する補正手段と、 この補正された画像情報を所定の方式で２値化する２値
   化手段とを備え、 この補正手段は原画像走査領域外に設けた白色基準パタ
   ーンと、 この白色基準パターンを原画像走査前に予め基準データ
   として読みとる基準データ検出手段と、基準データ検出
   手段により検出された基準データを格納する記憶手段と
   、 読取手段から出力される色毎の画像情報を、記憶手段よ
   り出力される基準データに対応して補正値に変換して出
   力し、かつ、この変換が原画像の濃度に比例した補正値
   を出力するように行われる変換手段とを備えることを特
   徴とするカラー画像入力装置。