JPS63290074A

JPS63290074A - カラ−画像入力装置

Info

Publication number: JPS63290074A
Application number: JP62126820A
Authority: JP
Inventors: Yoshihiko Hirota; 好彦廣田
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1987-05-21
Filing date: 1987-05-21
Publication date: 1988-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、原画像を光電変換により複数の色信号に分解
して読み取り、シェーディング補正を行い、２値化する
カラー画像入力装置に関する。

（従来の技術）カラー画像入力装置においては、リニアＣＣＬ）センサ
などを用いて原稿の画像を複数の色（通常Ｒ（赤）、Ｇ
（緑）およびＢ（青））に分解して光電変換により色デ
ータに変換する。この色データは、２値化処理を行う前
に、シェーディング等の補正を行う必要がある。

シェーディング補正は、原稿１ラインを照射する光量の
不均一や、センサを構成する複数の画素の感度のばらつ
きを補正するために行う。

（発明が解決しようとする問題点）カラー画像入力装置におけるシェーディングｈｌｉ正は
色分解された色データ毎（ｆｌ、０．１３）についてそ
れぞれ行うのが一般である。このため回路構成が白黒読
取装置の３倍必要となる。たとえば、ＲｌＧ、Ｂの３色
の基準データを格納するメモリは、−色の場合の３倍の
容量が必要である。

本発明の目的は、シェーディング補正を簡素な構成で行
うカラー画像入力装置を提供することである。

（問題点を解決するための手段）本発明に係るカラー画像入力装置は、光電変換により原
画像を複数の色信号に分解して読取る読取手段と、読取
手段から出力される画像情報に対し、シェーディング補
正をするシェーディング補正手段と、シェーディング補
正手段によりシェーディング補正された画像情報を所定
の方式で２値化する２値化手段とを備えたカラー画像入
力装置において、該シェーディング補正手段は、原画像
走査領域外に設けた白色基準パターンと、この白色基準
パターンを原画像走査前に読取ってその白色基準パター
ンの複数の色信号の所定の平均値を算出する基準データ
検出手段と、この平均値を基準データとして格納する記
憶手段と、原稿走査時に読取手段によりｌ走査線毎に色
分解した色信号の画像情報を、記ｔα手段に格納した基
準データを用いて各色ごとにシェーディング補正の演算
を行う補正手段とからなることを特徴とする。

（作　用）シェーディング補正の複数の色の基準データの所定の平
均値を求め、これを色分解データのシェーディング補正
の基準データとして記憶手段に格納する。読取時には、
原稿の色分解データのシェーディング補正についてどの
色のデータに対しても記憶手段に格納された基準データ
を用いる。

（実施例）以下、添付の図面を参照して本発明の詳細な説明する。

（ａ）ＣＣＤセンサと画像入力装置第２図に示すように、本発明の実施例であるカラー画像
入力装置においては、原稿ｌの表面上を赤（Ｒ）、緑（
Ｇ）、青（Ｂ）の３波長の分光分布を備えた光源（けい
光灯）２によって照射し、その反射光をロッドレンズア
レイ３によってＣＣＤセンサ４の受光面に対し、ライン
状に等倍縮像させる。

ロッドレンズアレイ３、光源２、ＣＣＤセンサ４を含め
た光学系は、矢印５の方向にライン走査され、原稿ｌの
光情報をＣＣＤセンサ４によって光電変換を行う。ＣＣ
Ｄセンサ４は、カラー原稿をＲ，Ｇ、Ｈの３原色に色分
解して光電変換を行うメモリ内蔵型の密着型ラインＣＣ
Ｄセンサである。

第３図（ａ）は、ＣＣＤセンサ４の概略図であり、第３
図（ｂ）は、第３図（ａ）の部分拡大図である。ＣＣＤ
センサ４は、それぞれ３０７２ドツトの有効読取画素を
備えた５個のＣＣＤセンサチップ１１〜１５を千鳥状に
主走査方向６に配列しており、Ａ３原稿を１６本／ｍｍ
の解像度で読取ることが可能である。センサチップは印
字出力画素のｌドツトを主走査方向６に対し、３分割し
ており、各画素はそれぞれＲ，Ｇ、Ｂの３原色のフィル
タが蒸着されている。

千鳥状に配列されたチップ１１〜１５は、副走査方向５
に交互に４ドツト分の画素ピッチ（４Ａ）をもって−列
に結合されている。高速読取りのため、ＣＣＤセンサ・
チップの各信号出力Ｏ８１〜ＯＳ　ｓをパラレルに出力
している。

第５図は、各センサチップ１１−１５のブロック図を示
す。ＣＣＤセンサ４は、−列に配置した３０７２個の有
効画素（ＳＬ−Ｓ３０７２）２１を備え、この−列の両
側にダミー画素（Ｄ　Ｉ　３〜Ｄ７２とＤ７３〜Ｄ７８
）を配する。このＣＣＤセンサ４は、メモリ内蔵型であ
り、７個のラインシフトゲート２２〜２８にそれぞれｌ
ラインのデータが記憶される。ラインシフトゲート２２
〜２８に印加するパルス幅φ■１〜φＶ７のタイミング
によって、ＣＯＤチップ１２．１４の信号出力ＯＳ、。

Ｏ８４を４ライン分遅延させることによって同一位置ラ
インの原稿情報を得ている（第６図参照）。

第６図は、パルスφ■１〜φ■７のタイミングを示す図
である。ＣＯＤチップ１１，１３．１５とＣＯＤチップ
１２．１４とでφ■１〜φＶ７のタイミングをずらすこ
とで、ＣＯＤチップ１２．１４の信号出力を４ライン分
遅延させ、同一位置ラインのデータを得る。

第７図は、各センサチップの駆動タイミングを示す。Ｃ
ＯＤセンサ４は、各ＣＯＤチップ１１〜１５にφｖ、〜
φ■７、ＳＨ，φＩＡ、φ２Ａ、φ２ＢＸＲ８の計１２
種類のパルスを入力する必要がある。各チップはパラレ
ルに信号出力させるため、φｖｌ〜φＶ７のパルスを除
けばまったく同タイミングのパルスを入力する。信号の
出力は、シフトパルスＳＨにより開始される。信号φＩ
Ａ。

φ２Ａ、φ２Ｂ、Ｒ９を印加すると、信号ＲＳに同期し
て信号出力Ｏ８が得られる。

第８図は、カラー画像入力装置のブロック図を示す。こ
の入力装置は、原稿面上をライン走査を３回繰り返し、
各走査ごとに読取った際に色分解したＲ、Ｇ、Ｈの色情
報を印字色シアン、マゼンタ、イエローに応じた印字デ
ータＣ，Ｍ、Ｙに順次変換し、出力装置に対し送出する
。すなわちＣＯＤセンサ４は、原稿のｌラインのＲ，Ｇ
またはＢの光情報を電気信号に変換し、画素ごとに順次
出力する。この電気信号は、アナログ信号処理部３１に
よりディジタル値に変換され、シェーディング補正部３
２でシェーディング補正を施され、いったんラインメモ
リ３３に格納される。ラインメモリ３３に格納されたデ
ータは、所定の変倍率に対応して電気変倍部３５で電気
的に変倍され、マスキング処理部３６でマスキング処理
を施されたのち、中間処理部３７において所定の方式で
２値化される。そして、出力ラインバッファ３８を介し
て、プリンタ等の出力装置に送られる。

ＣＯＤセンサ４は、駆動部３９により発生される信号Ｓ
Ｈ，φＩＡ、φ２Ａ、φ２Ｂ、Ｒ８，φ■１〜φ■７な
どで駆動される。また、ＣＰＵ４０は、駆動部３９に駆
動のタイミングを与え、アナログ信号処理部３１にカラ
ーバランスを設定するための信号を与え、電気変倍部３
５に操作パネル４１で設定された変倍率のデータを与え
る。

（ｂ）　　画像信号出力のディジタル化処理とカラーバ
ランス補正各ＣＯＤセンサチップ１１−１５の信号出力Ｏ８０〜Ｏ
Ｓ　ｓは、第９図と第１２図に示すアナログ信号処理部
３１により、それぞれ独立に３色に分解される。信号Ｏ
８１〜Ｏ８５をそのまま増幅しないのは、次に説明する
ようにオフセット電圧が大きいからである。

第１０図に示すように、信号出力Ｏ８ｌ〜ＯＳ　ｓはｌ
ライン出力期間にそれぞれパルスＲ８，〜Ｒ８５に同期
して出力される（第７図参照）。信号出力Ｏ８１〜ＯＳ
　ｓのうち、有効画素信号は、図に示すように、入射光
の強度に応じて負の方向に振幅するが、リセットノイズ
と約５〜６ｖのオフセットノイズを含んでいる。光出力
の飽和電圧（最大振幅電圧）は約ＩＶである。一方、各
センサチップの黒レベル電圧を示す光シールド画素信号
は、有効画素信号の前に出力される（第７図参照）。

このようにオフセット電圧が大きいため、ＣＯＤセンサ
チップ１１〜１５の信号電圧Ｏ８ｌ〜Ｏ８５を直接ディ
ジタル化することは困難である。

そこで、第９図に示すアナログ信号処理回路を用いる。

図には信号出力Ｏ８１のアナログ信号処理回路のみを示
したが、他の信号出力ＯＳ　ｔ〜Ｏ８５も同様の回路で
それぞれ別に処理される。まず、信号出力Ｏ８１のリセ
ットノイズを除去するために、サンプル−ホールド回路
６１によって信号出力Ｏ８ｌの波形整形を行う（第１Ｏ
図の下側の波形参照）。信号出力Ｏ８ｌはＲ，Ｇ、Ｂの
順にシリアルにアナログ信号が伝送されているが、サン
プル−ボールド回路６２Ｒ，６２Ｇ、６２Ｂによってこ
れをパラレルな信号ラインに変換している。第１１図に
示すように、各サンブルーホールド回路６２Ｉｔ、６２
Ｇ、６２Ｂに入力するクロック５−ＬｃＫｌ、２．３の
“ト■”レベル信号で入力アナログ信号を順次サンプリ
ングし、“Ｌ”レベル信号でホールドする。一方、サン
プル−ホールド回路６３はｌラインごとに前述の光シー
ルド画素信号（黒レベル電圧）を保持している。増幅回
路６４１１．６４Ｇ。

６４Ｂは、それぞれサンプル−ホールド回路６２Ｒ，６
２Ｇ、６２Ｂの出力信号すなわちＲ，Ｇ、Ｂの各読取信
号とサンプル−ボールド回路６３の出力する黒レベル信
号との差動増幅を行う。すなわち、オフセット電圧を除
去し、信号の振幅を正の方向に約３倍に増幅し、増幅さ
れた画像信号Ｒ−Ｏ３，，Ｇ−Ｏ９，，Ｂ−Ｏ３，を得
る。

コノ増幅画像信号Ｒ−Ｏ９１，Ｇ−ＯＳ、、Ｂ−Ｏ８，
は、第１２図に示すようにＡ／Ｄコンバータ７１Ｒ，７
１Ｇ、７１Ｂによッテクロツク５−ＣＫ３，５−ＣＫ１
．５−ＣＲ２のタイミングに応じて８ビツトのディジタ
ルデータＩ（Ａ、〜？、　ＧＡ、〜７．ＢＡＯ〜７に変
換される。この際、後に説明するように、カラーバラン
スの補正が行なわれる。

各Ａ／Ｄコンバータ７１Ｒ，７１Ｇ、７１Ｂのディジタ
ルデータＲＡｏ〜ｑ、ＧＡｏ〜７．ＢＡＤ〜？は、１／
３周期ずつ位相がずれて出力される。そこで、ディジタ
ルデータＲＡｏ〜７．ＧＡｏ〜７．ＢＡ０〜７を、それ
ぞれ、クロック５−ＣＲ２，５−ＣＲ２゜５−ＣＫＩの
タイミングでラッチ回路７２Ｒ，７２Ｇ。

７２Ｂにラッチし、さらに、ラッチ回路７２Ｒ１７２Ｇ
の出力データを、５−ＣＫＩのタイミングでラッチ回路
７３Ｒ，７３Ｇにラッチする。これにより、ラッチ回路
７３Ｒ，７３Ｇ、７２Ｂは、それぞれ、ディジタルデー
タＲＢｏ〜？、ＧＢＯ〜７゜ＢＩ３．〜７を位相のずれ
をなくして出力する。

Ａ／Ｄコンバータ７１Ｒ〜７１Ｂのカラーバランス補正
は、基準レファレンス電圧の上限値の設定により行う　
（下限値は、ＧＮＤ電圧に固定されている。）。

カラーバランス補正が必要なのは、ＣＯＤセンサ４が白
色の濃度の均一な原稿を読取っても、第１３図に示すよ
うに、Ｒ，Ｇ、Ｂに色分解された画像信号は同一な出力
とならないからである。さらに、第１４図に示すように
、光源２であるけい光灯の分光分布特性がＲ，Ｇ、Ｂで
同一でないからである。

カラーバランスの設定は次のような手順で行なわれる。

■　画像入力装置が走査を開始する際、ＣＰＵ４０はＤ
／Ａコンバータ７６Ｒ，７６Ｇ、７６Ｂに対し、最大値
すなわち３Ｐ（ＨＥＸ）のデータを出力し、Ａ／Ｄコン
バータ７１Ｒ，７１Ｇ、７１Ｂの■ＩＩＥＦ（＋）端子
には、基準電圧発生回路７７の出力する基準電圧Ｖ　　
　かそのまま入力されてＲＥＦいる。この状態で濃度が均一な白色パターンを読取り、
Ｒ，Ｇ、Ｂの各ディジタルデータを１ライン分ラインメ
モリ３３に格納する。

■　ＣＰＵ４０は、Ｒ，Ｇ、Ｂの各ラインメモリよりデ
ータを続出し、色分解された各ディジタルデータの最大
値を検出する。

■　ＣＰＵ４０は、検出した最大値より、ＲＡ。

〜７．ＧＡ０〜７．ＢＡｏ〜７がオーバーフローしない
範囲でＲＲＥ　Ｆ　ｏ〜ｓ、　Ｇ　　ＲＥ　Ｆ　ｏ〜ｓ
、　Ｂ−ＲＥＦ、〜、の６ビツトのデータを新たに設定
し、各Ｄ／Ａコンバータ７６Ｒ，７６Ｃ；、７６Ｂに送
る。

■　Ｄ／Ａコンバータ７６１Ｎ、７６Ｇ、７６ＢはＶｌ
ｌ。ＦＸｉ丁なる演算を行い（Ｘは、Ｒ−ＲＥＦｏ〜ｓ
、Ｇ　　ＲＥＦｏ〜ｓ、Ｂ　　ＲＥＦｏ〜ｓの各データ
をｌθ進数に変換した値）、Ａ／Ｄコンバータ７１Ｒ，
７１Ｇ、７１Ｂに対し、それぞれＲ−Ｖ□ＥＦ、　　　
。。ｐ、ＢＶ　　　　を出Ｇ−Ｖ　　　　　　ＲＥＦ力する。

（ｃ）　　ＣＯＤセンサのシリアル出力アナログ信号処
理部３１は、さらに密着型センサ４を高速読取するため
に、各チップ１１−１５の信号出力Ｏ８１〜ＯＳ　ｓを
パラレルに出力させるように駆動している。このため、
信号出力Ｏ８１〜ＯＳ　ｓの有効画素出力を１ラインご
とにＯ８，よりＯＳ　ｓまでシリアルに画像データを出
力する必要がある。そこで、Ａ／Ｄ変換され、同期をと
った各チップ１１〜１５の画像データＲＢ、〜？、　Ｇ
Ｂｏ〜ｔ、ＢＢＯ〜？（第１２図）は、いったんメモリ
に格納され、ＣＯＤチップ１１−１５の順にクロックＣ
Ｋ−Ａに同期して読出される。

第１５図は、各チップ１１−１５のＲの信号出力ＲＩ（
、〜７（各チップ１１−１５に対応してＲＢ１ｏ〜＋７
．ＲＢ！。〜、７．・・・と名付ける。）をパラレル−
シリアル変換する回路を示す。また、第１６図は、１つ
のチップの出力信号についてパラレル−シリアル変換の
回路をより詳細に示す。さらに、第１７図にタイミング
チャートを示す。

第１５図に示すように、ＣＯＤセンサチップ１１の出力
信号（たとえばＲＢ　ｌｏ〜、７）は、バスドライバ１
１１，１４１を介してメモリ１２１，１５１のアドレス
Ａ　Ｃｏ〜９．ＡＤｏ〜、に書き込まれる。

そして、メモリＩｌｌ、１４１のアドレスＡＣ。

〜ｓ、ＡＤｏ〜、のデータはそれぞれ、バスドライバ１
３１，１６１を介して読み出される。後に説明するよう
に、一対のメモリ１２１と１５１は一方がデータを書き
込んでいるときは、他方は前ラインのデータを読み出さ
れている。他のチップ１２〜１５の信号出力ＲＢ、。〜
ｔｔ、ｎＢ３゜〜３７．・・・。

ＲＢ　ｓ　ｏ〜、７についても、同様に、バスドライバ
ｌ１２〜１１５．１４２〜＋４５を介してメモリ１２２
〜１２５，１５２〜１５５に書き込まれ、また、バスド
ライバ１３２〜１３５，１６２〜１６５を介して読み出
される。各メモリは、Ｒ，Ｇ、Ｂの色分解されたＣＯＤ
センサチップ１個分の信号を格納できる１キロバイトの
容量を有する。

第１７図に示すように、１対のメモリ　（たとえば１２
１と１５１）への書き込みに際しては、バスドライバ１
１１，１４１は、π端子にそれぞれ入力される信号０Ｃ
ＩＯ，０Ｃ２０がｌラインごとに交互に与えられるのに
対応して、データＲＢ＋ｏ−＋＋を交互にメモリ１２１
，１５１に通す。

この信号ｏｃｌＯ，０Ｃ２０が“Ｌ”になったとき、メ
モリ１２１，１５１は、信号Ｒ／Ｗ１．　Ｒ／Ｗ２によ
りｌラインごとに交互に書き込み可能になり（ＣＳ＝“
Ｌ”）、クロックＷＣＫのタイミングに対応して画像デ
ータＲＢ　ｌｏ〜１７がメモリ１２１゜１５１のアドレ
スＡ　Ｃｏ”ｅ、　Ａ　Ｄ　ａ〜ｓに格納される。この
アドレスＡＣｏ〜９．ＡＤｏ〜、は０ＣＩ０゜０Ｃ２０
が“し”のときアドレスセレクタ１８１゜１９１（図示
しない）により選択されたアドレスＡＡｏ〜、である。

メモリ１２１−１２５．１５１．１５５からの読み出し
は、一連のシリアルなデータＲＣｏ〜７になるように行
う。読み出しは、信号ｏｃ　ｔ　ｏ、π２０が“Ｈｏの
ときにデコーダ１８２．１９２（図示しない）を介して
バスドライバ１３１−１３５．１６１〜１６５を順次セ
レクトする信号０ＣＩＩ〜す、メモリ１２１〜１２５，
１５１〜１５５のアドレスＡ　Ｃｏ〜、、ＡＤＯ〜８に
格納されたデータがクロックＣＬＫＩのタイミングで読
み出され、シリアルに変換された画像データＲＣ，〜７
が出力される。このアドレスＡ　Ｃｏ−ｓ、　Ａ　Ｄ　
ｏ〜、は、アドレスセレクタ１８１，１９１に上りセレ
クトされたアドレスＡ　Ｂ　ｏ〜、である。アドレスＡ
　Ｂ　ｏ−ｔ　ｔの上位３ビツトは、デコーダ１８２，
１９２によるバスドライバ１３１−１３５，１６１−１
６５のシリアルなセレクトに用いられる。

Ｇ、Ｈの読取データも、同様に、シリアルな画像データ
Ｇ　Ｃｏ〜？、ＢＣＯ〜７に出力される。

なお、信号Ｒ／Ｗ１　、Ｒ／Ｗ２．πｌＯ〜１５゜０Ｃ
２０〜２５．クロックＷＣＫ、５−ＯＫ２゜ＣＬＫＩ、
アドレスＡ　Ａ　ｏ　”””　ｓ　、　Ａ　Ｂ　ｏ　〜
、ｔは、ＣＰＵ４０により与えられる。

以下余白（ｄ）　　シェーディング補正続いて、画像データのシェーディング歪を除去するため
に、補正を行う。第１図は、シェーディング補正回路の
ブロック図を示す。また、第１８図は、シェーディング
補正のタイミングチャートである。

補正は、次のように行う。まず、画像入力装置が走査開
始前に、均一な白色の濃度をもつ基準パターン７（第２
図参照）を読取り、そのｌライン分のデータをＲＡＭ（
ＦＩＦＯメモリ）２０１内に格納する。ＦＩＦＯ２０１
に格納する基草値としては、ｌライン分のデータＲＣ，
〜？、ＧＣ，〜７．　ｌ３Ｃ０〜７の平均値の上位６ビ
ツトを用いる。このため、データＲＣｏ〜７．ＧＣ，〜
７．ＢＣｏ〜７は、それぞれ、いったんラッチ回路２０
２Ｒ，２０２Ｇ。

２ｏ２Ｂ＋ｇ記録し、加算器２０３で加算して上位６ビ
ツトをとる。そしてこの平均値をバスドライバ２０４を
介してＲＡＭ２０ｔに格納する。平均値を用いるのは、
各色分解した信号ごとに基準データをＲＡＭ内に格納す
れば、サンプルホールドデータの数が３倍になり、ＲＡ
Ｍ容量が大きくなるためである。

次に走査開始に合わせて、ｌラインごとにＲＡＭ２０１
内の基準データ（Ｓ　ＨＤ　Ａ　Ｔ　Ａ　ｏ〜ｓ）を続
出しく５ＨＷＲ＝１）、バスドライバ２１【を介して、
Ｒ，Ｇ、Ｈのシェーディング補正用変換１１０Ｍ２１２
Ｒ，２１２Ｇ、２１２Ｂのアドレス端子に入力する。一
方Ｒ，Ｇ、Ｂの画像データｒｌｃｏ〜７゜Ｇ　Ｃｏ〜？
、　−Ｉ３　Ｃｏ〜７は、それぞれ、ラッチ回路２１３
Ｒ，２１３Ｇ、２１３Ｂにランチし、さらに基準データ
（Ｓ　ＨＤ　Ａ　Ｔ　Ａｏ〜ｓ）と同期をとるため、ラ
ッチ回路２１４Ｒ，２１４Ｇ、２１４Ｂにラッチされ、
次に変換ＲＯＭ２１２Ｒ，２１２Ｇ、２１２Ｂのデータ
端子に入力する。

変換ＲＯＭ２１２Ｒ，２１２Ｇ、２１２Ｂには、予めシ
ェーディング補正用のテーブルが格納されている。この
テーブルは、色分解された各画素データとその画素の基
準データの値とに対応して後述のシェーディング補正さ
れた値を与える。

変換ＲＯＭ２１２Ｒ，２１２Ｇ、２１２Ｂのデータ出力
は、それぞれ、クロックＣＬＫでラッチ回路２１５Ｒ，
２１５Ｇ、２１５Ｂにラッチされ、補正データＲＤ、〜
？、ＧＤＯ〜？、ＢＤＯ〜？とじて出力される。

このシェーディング補正回路においては、基準データを
格納するＲＡＭ２０１は、ＦＩＦＯ（ファースト・イン
・ファースト・アウト）メモリを使用している。ＦＩＦ
Ｏメモリは、デュアル・ポートのメモリであり、アドレ
ス入力を必要とせず、入出力のデータは、ＲＣＫ、ＷＣ
Ｋに同期して出力され、必ず書き込んだ順に読出しデー
タは出力される。このメモリを使用したことで、アドレ
スが不要となり、アドレスを発生するカウンタ及び、読
出し、書き込みアドレスを切換るアドレス・セレクタを
省略できるため、商品コスト・基板面積に対するメリッ
トが生まれる。また、書き込んでいるときでも読み出せ
るので制御が容易である。

変換ＲＯＭ２１２１１．２１２Ｇ、２１２Ｂに格納され
る補正用データは、次に説明する値である。

一般に原稿（モノクロ）を読取った際、ＣＯＤ出力Ｘの
ディジタル化処理したＲ、Ｇ、Ｂの各データＯＤはなる関係をもつ（第１９図の破線参照）。これは、原稿
濃度（ＯＤ）と反射率ＲがＯＤ＝　−ＱｏｇＲという関
係から導き出される。ここに、ＤＢは、黒色の反射率で
あり、ＤＷは白色の反射率である。また、Ｘは量子化（
ディジタル化）されたＣＯＤ出力である。しかし、この
ように補正した値を用いて、次にディザ処理で２値化を
行うと、ディザマトリクス内の閾値の間隔はリニアにと
れず、低濃度域はど細かくなってしまう。したがって高
濃度域での画像の質が低下する。そこで、変換１１０Ｍ
２１２Ｒ，２１２Ｇ、２１２Ｂ内の補正用データとして
は、第１９図の実線に示すようにという関係に変換する補正用データを格納しておく。

これにより、補正データに変換することによりシェーデ
ィング補正の他にいわゆるガンマ補正も同時に行えるこ
とになる。

したがって、中間調処理部３７でのディザ法による２値
化が精度よく行える。

また、出力時に、Ｒ，Ｇ、Ｂの２値信号出力をシアン・
マゼンタ、イエローの３色に変換するときにら、そのま
ま変換すればよい。

なお、変換用の信号５ＨＷＲ，ＣＬＫは、ＣＰＵにより
与えられる。

（発明の効果）カラー画像入力装置におけるシェーディング補正におい
て、Ｒ，Ｇ、Ｈの色分解データのシェーディング補正に
おいて同じ基準データを用いるので、基ベヘデータを格
納するメモリを少なくできる。これにより、回路構成を
簡素化、小型化できる。

【図面の簡単な説明】

第１図は、シェーディング補正部のブロック図である。第２図は、カラー画像入力装置の部分斜視図である。第３図（ａ）は、ＣＣＤセンサの概略図であり、第３図
（ｂ）は、第３図（ａ）の部分拡大図である。第４図は、ＣＣＤセンサの瞬時出力電圧の温度特性のグ
ラフである。第５図は、ＣＣＤセンサのセンサチップのブロック図で
ある。第６図は、パルスφｖ１〜φ■７のタイミングチャート
である。第７図は、センサチップの駆動タイミングのチャートで
ある。第８図は、カラー画像入力装置のブロック図である。第９図は、ＣＣＤセンサチップの信号を３色に分解する
回路の図である。第１Ｏ図は、光出力の図である。第１１図は、信号出力Ｒ−ＯＳ、Ｇ−ＯＳ、Ｂ−ＯＳの
図である。第１２図は、ＣＯＤセシサチップの信号出力のディジタ
ル化回路の図である。第１３図は、ＣＣＤセンサの白色光の分光感度のグラフ
である。第１４図は、光源の分光分布特性のグラフである。第１５図は、画像信号をパラレルからシリアルに変換す
る回路の図である。第１６図は、パラレル・シリアル変換の回路の一部の図
である。第１７図は、パラレル・シリアル変換のタイミングチャ
ートである。第１８図は、シェーディング補正のタイミングチャート
である。第１９図は、シェーディング補正データのグラフである
。４・・・ＣＣＤセンサ、７・・・白色基準パターン、１
１−１５・・・ＣＣＤセンサチップ、１２１・・・ＦＩ
ＦＯメモリ、２０３・・・加算器（平均回路）、２１２ｒｔ、２１２Ｇ、２１２Ｂ・・・変換ＲＯＭ０第
１図第４図Ｒ３ｙｚｓ　　　ｇ−＾　−２＾　　　　　　　８＄　
　　　　　　　　　　　　　　　（＠第１２図第１３図すば濱吾裡（Ｔｈ冨２５℃）入射充表五［ｎｍｌ第１４図波長

Claims

【特許請求の範囲】

（１）光電変換により原画像を複数の色信号に分解して
読取る読取手段と、読取手段から出力される画像情報に対し、シェーディン
グ補正をするシェーディング補正手段と、シェーディン
グ補正手段によりシェーディング補正された画像情報を
所定の方式で２値化する２値化手段とを備えたカラー画
像入力装置において、該シェーディング補正手段は、原
画像走査領域外に設けた白色基準パターンと、この白色
基準パターンを原画像走査前に読取ってその白色基準パ
ターンの複数の色信号の所定の平均値を算出する基準デ
ータ検出手段と、この平均値を基準データとして格納す
る記憶手段と、原稿走査時に読取手段により１走査線毎
に色分解した色信号の画像情報を、記憶手段に格納した
基準データを用いて各色ごとにシェーディング補正の演
算を行う補正手段とからなることを特徴とするカラー画
像入力装置。