JPS63288379A - Reader/writer for memory card - Google Patents

Reader/writer for memory card

Info

Publication number
JPS63288379A
JPS63288379A JP62122956A JP12295687A JPS63288379A JP S63288379 A JPS63288379 A JP S63288379A JP 62122956 A JP62122956 A JP 62122956A JP 12295687 A JP12295687 A JP 12295687A JP S63288379 A JPS63288379 A JP S63288379A
Authority
JP
Japan
Prior art keywords
memory
memory card
signal
buffer
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62122956A
Other languages
Japanese (ja)
Inventor
Kazuhiko Sueoka
一彦 末岡
Toshio Tsuji
辻 敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62122956A priority Critical patent/JPS63288379A/en
Publication of JPS63288379A publication Critical patent/JPS63288379A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To send and receive in real time a signal between a memory card and an external equipment, by providing a memory for buffer whose access time is higher than a transfer speed of a signal from the external equipment, in a reader/writer for the memory card. CONSTITUTION:When a memory card 7 has been connected to a terminal for memory card 6, data of the memory card 7 is transferred to a memory for buffer 5 by a flow of signals B1 and B2 through the memory card terminal 6, by a control signal A from a microcomputer 4. Between a data processing part 3 and the buffer memory 5, a signal is inputted and outputted as indicated with an arrow (a), and when the structure of the buffer memory 5 is an 8-bit parallel, a signal form of (a) becomes parallel 8 bits, and between an external equipment 1 and the buffer memory 5, a signal is sent and received. In this case, it can be executed in real time since the buffer memory 5 is a memory whose access time is higher than a transfer speed from the external equipment.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ワードプロセッサの文書用メモリー等の0ム
用、Fム用機器の外部記憶媒体として使用されるメモリ
ーカードと信号の授受を行うメモリーカード用リーグ・
ライタに関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is applicable to memory cards that exchange signals with memory cards used as external storage media in 0M and FM devices such as document memory of word processors. league·
It's about writers.

従来の技術 従来のメモリーカード用リーダ・ライタのシステムブロ
ック図を第2図に示す。第2図で1は外部機器で例えば
パーソナルコンピュータ、2は外部機器1と信号の授受
を行うためのインターフェイス端子で例えばR8−23
2Cあ゛るいはFDD(フロッピーディスクドライバ)
インターフェイス端子である。3は外部機器1とインタ
ーフェイス端子2を介して授受される信号を処理するデ
ータ処理部、7はメモリーICを実装したメモリーカー
ド、6はメモリーカード7と信号の授受を行うためのメ
モリーカード用端子、4はデータ処理部3とメモリーカ
ード7を制御するためのマイクロコンピュータであり、
b4.b2.b3.b4は信号の流れを示す矢印、Dは
マイクロコンピュータ4からデータ処理部3へいく制御
信号である。
2. Description of the Related Art A system block diagram of a conventional memory card reader/writer is shown in FIG. In Fig. 2, 1 is an external device such as a personal computer, and 2 is an interface terminal for exchanging signals with the external device 1, such as R8-23.
2C blue or FDD (floppy disk driver)
This is an interface terminal. 3 is a data processing unit that processes signals exchanged with the external device 1 via the interface terminal 2; 7 is a memory card equipped with a memory IC; 6 is a memory card terminal for exchanging signals with the memory card 7; , 4 is a microcomputer for controlling the data processing unit 3 and the memory card 7;
b4. b2. b3. b4 is an arrow indicating a signal flow, and D is a control signal going from the microcomputer 4 to the data processing section 3.

外部機器1とインターフェイス端子2の間は矢印す、の
様に信号が入出力され、インターフェイス端子2全通し
てデータ処理部3に矢印b2の様に信号が入出力される
。b、とb2の信号は同じもので、その信号形態はイン
ターフェイス端子2の種類によって違ってくる。例えば
R5−232Gではす、の信号形態はシリアルデータで
あり転送速度が960obpg  である。またFDD
インターフェイスではす、の信号形態はシリアルデータ
であり、転送速度が500kbpgである。
Signals are inputted and outputted between the external device 1 and the interface terminal 2 as shown by the arrow A, and signals are inputted and outputted through the entire interface terminal 2 to the data processing unit 3 as shown by the arrow b2. The signals b and b2 are the same, and their signal forms differ depending on the type of interface terminal 2. For example, in R5-232G, the signal format is serial data and the transfer rate is 960 obpg. Also FDD
The signal format of the interface is serial data, and the transfer rate is 500 kbpg.

データ処理部3とメモリーカード用端子6の間は矢印b
3の様に信号が入出力され、メモリーカード用端子6を
通してメモリーカード7に矢印b4の様に信号が入出力
される。b3とb4の信号は同じものであるが例えばメ
モリーカード7の構造が8ビツトパラレルであれば、b
3とb4の信号形態は8ビツトパラレルになる。b2と
bsでは信号形態が違ってくるがデータ処理部3によっ
て信号形態が合わされ、その処理のタイミングはマイク
ロコンピュータ4からの制御信号りによって行われる。
Arrow b is between the data processing section 3 and the memory card terminal 6.
Signals are input/output as shown in 3, and signals are input/output as shown by arrow b4 through the memory card terminal 6 to the memory card 7. The signals b3 and b4 are the same, but if the structure of the memory card 7 is 8-bit parallel,
The signal formats of 3 and b4 are 8-bit parallel. Although the signal forms are different between b2 and bs, the signal forms are matched by the data processing section 3, and the timing of the processing is performed by a control signal from the microcomputer 4.

この様にして最終的には外部機器1とメモリーカード7
の間で信号の授受が行われる。
In this way, finally external device 1 and memory card 7
Signals are exchanged between the two.

発明が解決しようとする問題点 しかし従来の方法では外部機器1と授受する信号す、の
転送速度がメモリーカード7と授受する信号b4の転送
速度よシ速い場合に問題がある。
Problems to be Solved by the Invention However, the conventional method has a problem when the transfer rate of the signal b4 exchanged with the external device 1 is faster than the transfer rate of the signal b4 exchanged with the memory card 7.

例えばインターフェイス端子2がFDDインターフェイ
ス端子の場合、信号b1の転送速度は500kbpsで
あり、メモリーカード7が12FROM メモリーIC
を実装したメモリーカードの場合、書込み速度が遅くペ
ージ書込みモードで32バイトで10m1160必要で
あるので、信号b4の転送速度は256kbpsとなる
。従って、この場合、外部機器1とメモリーカード7と
の信号の授受は実時間では不可能となるという問題点を
有していた。
For example, if the interface terminal 2 is an FDD interface terminal, the transfer rate of the signal b1 is 500 kbps, and the memory card 7 is a 12FROM memory IC.
In the case of a memory card mounted with , the write speed is slow and requires 10m1160 for 32 bytes in page write mode, so the transfer speed of signal b4 is 256 kbps. Therefore, in this case, there is a problem in that signals cannot be exchanged between the external device 1 and the memory card 7 in real time.

問題点を解決するための手段 本発明は上記問題点を解決するためにメモリーカード用
リーダ・ライタ内に、外部機器からの信号の転送速度よ
りアクセス時間の速いバッファー用メモリーを入れ、メ
モリーカードをメモリーカード用端子に接続した時にメ
モリーカードのデータを前記バッフ1−用メモリーに転
送し、外部機器との信号の授受が終了してメモリーカー
ドをメモリーカード用端子からはずす時にバッファー用
メモリーのデータをメモリーカードに転送するようにし
たものである。
Means for Solving the Problems In order to solve the above problems, the present invention provides a memory card reader/writer with a buffer memory whose access time is faster than the signal transfer speed from an external device. When the memory card is connected to the memory card terminal, the data on the memory card is transferred to the buffer memory 1-, and when the memory card is removed from the memory card terminal after the signal exchange with the external device is completed, the data in the buffer memory is transferred. It is designed to be transferred to a memory card.

作用 本発明によシ外部機器との信号の授受は、外部機器から
の信号の転送速度よシアクセス時間の速いバッフ1−用
メそり一との間で行われるので、信号の授受が実時間で
可能となる。
Effect of the Invention According to the present invention, signals are exchanged with an external device in real time because the transfer speed of signals from the external device is faster than that of the buffer 1, which has a faster access time. It becomes possible.

実施例 本発明のメモリーカード用リーダ・ライタのシステムブ
ロック図を第1図に示す。第1図で6はバッフ1−用メ
モリーであシ例えばDRAM (ダイナミックRAM)
であシ、他は第2図と同じである。a、B、。
Embodiment A system block diagram of a memory card reader/writer according to the present invention is shown in FIG. In Figure 1, 6 is the memory for buffer 1, for example DRAM (dynamic RAM).
The rest is the same as in Figure 2. a, B,.

B2.C,、C2は信号の流れを示す矢印、ムはマイク
ロコンピュータ4からバッフ1−メモリー6へいく制御
信号である。まずメモリーカード7をメモリーカード用
端子6に接続した時、マイクロコンピュータ4からの制
御信号人によってメモリカード7のデータはメモリーカ
ード用端子6を通してB、、B2の信号の流れKよって
バッフ1−用メモリ−6に −転送される。例えばDM
ム(ダイナミック・メモリ・アクセス)転送される。デ
ータ処理部3とバッフ1−用メモリ−6の間は矢印aの
様に信号が入出力されるがバッファー用メモリー6の構
造が8ビツトパラレルであればaの信号形態は8ビツト
パラレルとなり、従来例と同様にして外部機器1とバッ
フ1−用メモリ−6の間で信号の授受が行われる。この
時バッフ1−用メモリ−6は外部機器からの転送速度よ
りアクセス時間の速いメモリー、例えばDRAM(7り
−t=x時間501SeOで転送速度160Mbps)
であるので外部機器1とバッフ1−用メモリ−6の間で
の信号の授受は実時間で行うことができる。
B2. C, , C2 are arrows indicating the flow of signals, and M is a control signal going from the microcomputer 4 to the buffer 1-memory 6. First, when the memory card 7 is connected to the memory card terminal 6, the data in the memory card 7 is transferred to the buffer 1- by the control signal from the microcomputer 4 through the memory card terminal 6 and the signal flow K of B2. Transferred to memory 6. For example, DM
(dynamic memory access) is transferred. Signals are input and output between the data processing unit 3 and the buffer memory 6 as shown by the arrow a, but if the structure of the buffer memory 6 is 8-bit parallel, the signal form of a is 8-bit parallel. Signals are exchanged between the external device 1 and the buffer 1-memory 6 in the same manner as in the conventional example. At this time, the buffer 1-memory 6 is a memory whose access time is faster than the transfer rate from the external device, such as DRAM (transfer rate 160 Mbps at 7ri-t=x time 501 SeO).
Therefore, signals can be exchanged between the external device 1 and the buffer 1-memory 6 in real time.

発明の効果 本発明により外部機器からの信号の転送速度よりアクセ
ス時間が速いバッファー用メモリーがあるので外部機器
からの信号の転送速度よりアクセス時間が遅いメモリー
カードと外部機器との信号の授受を実時間で行うことが
できる。
Effects of the Invention According to the present invention, since there is a buffer memory whose access time is faster than the signal transfer rate from the external device, it is possible to transfer signals between the memory card and the external device, whose access time is slower than the signal transfer rate from the external device. It can be done in time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明一実施例のメモリーカード用リーダ・ラ
イタのシステムブロック図、第2図は従来のメモリーカ
ード用リーグ・ライタのシステムブロック図である。 1・・・・・・外部機器、2・・・・・・インターフェ
イス端子、3・・・・・・データ処理部、4・・・・・
・マイクロコンピュータ−15・・・・・・バッファー
用メモリー、6・・・・・・メモリーカード用端子、7
・・・・・・メモリーカード、ム、D・・・・・・制御
信号、a、bl、b2.b3.b4.B4.B2.C,
、C2・・・・・・信号の流れを示す矢印。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名/−
−−外坏机已 2−一−インター人イス譚虻S 8−−−データ処理部 4−m−マイクロコンピュータ 5−一−バッファー用メモリー 6−−−メモリカード用橢子 第 1 図                7−−−
メもリーカード第2図
FIG. 1 is a system block diagram of a memory card reader/writer according to an embodiment of the present invention, and FIG. 2 is a system block diagram of a conventional memory card league/writer. 1...External device, 2...Interface terminal, 3...Data processing unit, 4...
・Microcomputer - 15...Buffer memory, 6...Memory card terminal, 7
...Memory card, D...Control signal, a, bl, b2. b3. b4. B4. B2. C,
, C2...Arrow indicating the flow of signals. Name of agent: Patent attorney Toshio Nakao and 1 other person/-
---Outer machine 2-1-Internet desk S 8--Data processing unit 4-m-Microcomputer 5-1-Buffer memory 6--Memory card lever No. 1 Figure 7- ---
Mary Card Figure 2

Claims (1)

【特許請求の範囲】[Claims]  外部機器と信号の授受を行うためのインターフェイス
端子と、メモリーICを具備したメモリーカードと信号
の授受を行うためのメモリーカード用端子と、前記外部
機器とインターフェイス端子を通して授受される信号を
処理するデータ処理部と、前記外部機器とインターフェ
イス端子間で授受される信号の転送速度よりアクセス時
間が速いバッファー用メモリーと、前記メモリーカード
とデータ処理部とバッファー用メモリーを制御するため
のマイクロコンピュータとからなるメモリーカード用リ
ーダ・ライタ。
An interface terminal for exchanging signals with an external device, a memory card terminal for exchanging signals with a memory card equipped with a memory IC, and data for processing signals exchanged with the external device through the interface terminal. It consists of a processing section, a buffer memory whose access time is faster than the transfer rate of signals exchanged between the external device and the interface terminal, and a microcomputer for controlling the memory card, the data processing section, and the buffer memory. Memory card reader/writer.
JP62122956A 1987-05-20 1987-05-20 Reader/writer for memory card Pending JPS63288379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62122956A JPS63288379A (en) 1987-05-20 1987-05-20 Reader/writer for memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62122956A JPS63288379A (en) 1987-05-20 1987-05-20 Reader/writer for memory card

Publications (1)

Publication Number Publication Date
JPS63288379A true JPS63288379A (en) 1988-11-25

Family

ID=14848787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62122956A Pending JPS63288379A (en) 1987-05-20 1987-05-20 Reader/writer for memory card

Country Status (1)

Country Link
JP (1) JPS63288379A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147456U (en) * 1988-03-30 1989-10-12
JPH044359U (en) * 1990-04-20 1992-01-16

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147456U (en) * 1988-03-30 1989-10-12
JPH044359U (en) * 1990-04-20 1992-01-16

Similar Documents

Publication Publication Date Title
TW305031B (en)
US5426737A (en) Direct memory access for data transfer within an I/O device
JP2962787B2 (en) Communication control method
JPS63288379A (en) Reader/writer for memory card
JPH01259441A (en) Bus interface device
JPS6381557A (en) Dual port memory
JPH0114616B2 (en)
JP3264336B2 (en) Image conversion processor
JP2642087B2 (en) Data transfer processing mechanism between main storage devices
JP2594673B2 (en) Data processing method
JPS59231639A (en) Terminal interface device
JPS5856891B2 (en) information processing system
JPS6194167A (en) Peripheral controller
JPS6163461A (en) Printer buffer
JPH0251751A (en) Ram control circuit
JPS5953929A (en) Data transfer device
JPH04220847A (en) Inter-computer communication system
JPS62254249A (en) Reading system for card memory capacity
JPS60191374A (en) Picture processor
JPS6297048A (en) Interface circuit
JPH01240960A (en) Dma transfer control circuit
JPH04120648A (en) Common bus connecting device
JPS63286989A (en) Reader/writer for memory card
JPS60117361A (en) Memory connection system
JP2000222350A (en) Data transfer system