JPH04120648A - Common bus connecting device - Google Patents

Common bus connecting device

Info

Publication number
JPH04120648A
JPH04120648A JP24151490A JP24151490A JPH04120648A JP H04120648 A JPH04120648 A JP H04120648A JP 24151490 A JP24151490 A JP 24151490A JP 24151490 A JP24151490 A JP 24151490A JP H04120648 A JPH04120648 A JP H04120648A
Authority
JP
Japan
Prior art keywords
common bus
input
output
interface
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24151490A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Uematsu
植松 良幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24151490A priority Critical patent/JPH04120648A/en
Publication of JPH04120648A publication Critical patent/JPH04120648A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily connect systems connected by means of a common bus to a different kind of computer by connecting the common bus system to a channel standard interface through a common bus connecting device. CONSTITUTION:Control commands and data from a channel standard interface 2 are stored in a memory device 8 and an input-output device 4 performs access at the moment the device 4 is actuated from a host computer 1 through a connection controlling section 9. The data to be sent to the computer 1 are sent to the computer 1 through the interface 2 under the control of the section 9 after the data are once stored in the memory device 8. Therefore, when systems connected by means of a common bus are connected to the computer 1, the systems can be connected to the interface 2 through this common bus connecting device 7.

Description

【発明の詳細な説明】 〔概要〕 共通バス接続装置に係り、特にホスト計算機のチャネル
標準インターフェースと、このチャネル標準インタフェ
ースと異なる規格の共通バスに接続される入出力装置と
の間でデータの授受を行えるようにした共通バス接続装
置に関し、特定のチャネル標準インタフェースを採用す
るホスト装置に他の規格の共通バスを採用するシステム
を接続するに際して、当該システムをチャネル標準イン
ターフェースに容易に接続するようにてきるようにする
ことを目的として、 上述のような共通バス接続装置に、ホスト装置の入出力
装置の制御コマンド及びデータまたは上記入出力装置か
らのデータを格納するメモリ装置と、ホスト装置からの
制御命令によりメモリ装置に格納された制御コマンドに
従って共通バスインターフェース上の入出力制御装置を
起動させると共に上記メモリ装置のデータ入出力管理を
行う接続制御部とを備えて構成する。
[Detailed Description of the Invention] [Summary] This invention relates to a common bus connection device, and in particular, data exchange between a channel standard interface of a host computer and an input/output device connected to a common bus of a standard different from this channel standard interface. With regard to common bus connection devices that can perform For the purpose of enabling the above-mentioned common bus connection device, a memory device for storing control commands and data for the input/output device of the host device or data from the input/output device, and a memory device for storing control commands and data for the input/output device of the host device, and and a connection control unit that activates the input/output control device on the common bus interface according to the control command stored in the memory device and manages data input/output of the memory device.

〔産業上の利用分野〕 本発明は、共通バス接続装置に係り、特にホスト計算機
のチャネル標準インターフェースと、このチャネル標準
インターフェースと異なる規格の共通バスに接続される
入出力装置との間でデータの授受を行えるようにした共
通バス接続装置に関する。
[Industrial Application Field] The present invention relates to a common bus connection device, and in particular, to data transfer between a channel standard interface of a host computer and an input/output device connected to a common bus of a different standard from this channel standard interface. The present invention relates to a common bus connection device that allows transmission and reception.

〔従来の技術〕[Conventional technology]

一般に、第5図に示すように、中央処理装置(CPU)
11、主記憶装置(MSU)12、メモリ制御装置(M
AC)13等を内部バス14で接続した大型計算機15
に、磁気ディスク装置等の入出力装置(Ilo)16を
入出力制御装置(IOC)17を介して接続するには、
内部バス14に接続されたチャネル装置16からのチャ
ネル標準インターフェースに直接接続するものとしてい
る。このようなチャネルは大型計算機には多数設けられ
ており、また、このチャネル標準インタフェースの規格
は、入出力装置の互換性を保証するため、内部バス等の
規格に相違があったとしても、その計算機のシリーズを
通じて一定なものとしている。
Generally, as shown in Figure 5, a central processing unit (CPU)
11, Main storage unit (MSU) 12, Memory control unit (MSU)
AC) 13, etc., are connected via an internal bus 14 to a large computer 15.
To connect an input/output device (Ilo) 16 such as a magnetic disk device to the input/output controller (IOC) 17,
It is assumed that there is a direct connection to the channel standard interface from the channel device 16 connected to the internal bus 14. Many such channels are installed in large-scale computers, and the channel standard interface specifications ensure compatibility of input/output devices, even if there are differences in the standards of internal buses, etc. It is kept constant throughout the series of calculators.

ところで、このような大型計算機にミニコンピユータ等
で使用していた入出力装置21等を接続して、大型計算
機の支配の元で使用したい場合がある。このようなミニ
コンピユータのような装置は、各入出力装置等の接続は
業界の標準バス、例えばマルチパス、VMEバスを共通
バスとして使用している場合が多い。このような共通バ
ス22は上述した大型計算機のチャネル標準インターフ
ェースとは異なる規格を有しているため、直接接続する
ことはできない。
By the way, there are cases in which it is desired to connect the input/output device 21, etc. used in a minicomputer etc. to such a large computer and use it under the control of the large computer. Devices such as minicomputers often use an industry standard bus, such as a multipath or VME bus, as a common bus for connecting each input/output device. Since such a common bus 22 has a standard different from the channel standard interface of the large-scale computer described above, it cannot be directly connected.

従来このような場合にあっては、第5図に示すように、
この共通バス22を計算機の内部バスに共通バス制御装
置23を介して接続するものとしていた。尚、第5図中
符号24は入出力制御装置、符号25は標準インターフ
ェース制御回路を示している。
Conventionally, in such cases, as shown in Figure 5,
This common bus 22 was connected to the internal bus of the computer via a common bus control device 23. In FIG. 5, reference numeral 24 indicates an input/output control device, and reference numeral 25 indicates a standard interface control circuit.

(発明が解決しようとする課題) ところで、上述したような接続方式によれば、共通バス
制御装置23は計算機の内部の内部バス14に直接接続
するものとしているため、異なった計算機本体装置に対
して共通バス制御装置を夫々側々に開発して製造する必
要がある。また、この共通バス制御装置23を作動させ
るためには、計算機本体の中央処理装置11や、サービ
スプロセッサ(図示していない)に改造を加える必要が
ある。
(Problem to be Solved by the Invention) By the way, according to the connection method described above, since the common bus control device 23 is directly connected to the internal bus 14 inside the computer, Therefore, it is necessary to develop and manufacture a common bus control device for each side. Furthermore, in order to operate this common bus control device 23, it is necessary to modify the central processing unit 11 of the computer main body and the service processor (not shown).

このため複数の異なる計算機や、何世代もの計算機に対
応するには、異なる共通バス制御装置を開発製造しなけ
ればならず開発工数が多く効率的でないため市場の要請
に対して適確な応答をすることができないという問題が
ある。
Therefore, in order to support multiple different computers and multiple generations of computers, it is necessary to develop and manufacture different common bus control devices, which requires a lot of development time and is not efficient, making it difficult to respond appropriately to market demands. The problem is that it cannot be done.

そこで本発明は、特定のチャネル標準インタフェースを
採用するホスト装置に他の規格の共通バスを採用するシ
ステムを接続するに際して、当該システムをチャネル標
準インターフェースに容具tこ培總オ不ようtこで矢る
ようにして、H記の間照点を解決することを目的とする
Therefore, when connecting a system that uses a common bus of another standard to a host device that uses a specific channel standard interface, the present invention provides a method for connecting the system to the channel standard interface. The purpose is to solve the point of view in Section H.

〔課題を解決するための手段〕[Means to solve the problem]

本発明にあって、上記の課題を解決するための手段は、
第1図に示すように、ホスト計算機1のチャネル標準イ
ンターフェース2に接続される第1のポート3と、この
チャネル標準インターフェースと異なる規格の共通バス
インターフェース5を介して入出力装置4を接続される
第2のポート6とを有し、ホスト計算機の制御で、ホス
ト計算機と上記共通バスインターフェース5に接続され
た入出力装置との間でデータの授受を行う共通バス接続
装置7であって、上記共通バスインターフェース5上に
アドレスを有し、ホスト装置の上記入出力装置4の制御
コマンド及びデータまたは上記入出力装置4からのデー
タを格納するメモリ装置8と、上記ホスト計算機1から
の制御命令によりメモリ装置に格納された制御コマンド
に従って共通バスインターフェース5上の入出力制御装
置を起動させると共に上記メモリ装置のデータ入出力管
理を行う接続制御部9とを備えたことである。
In the present invention, means for solving the above problems are as follows:
As shown in FIG. 1, a first port 3 connected to a channel standard interface 2 of a host computer 1 is connected to an input/output device 4 via a common bus interface 5 having a standard different from this channel standard interface. A common bus connection device 7 having a second port 6 and transmitting and receiving data between the host computer and the input/output device connected to the common bus interface 5 under the control of the host computer, A memory device 8 having an address on the common bus interface 5 and storing control commands and data of the input/output device 4 of the host device or data from the input/output device 4, and a control command from the host computer 1. The present invention includes a connection control section 9 that activates the input/output control device on the common bus interface 5 in accordance with a control command stored in the memory device and manages data input/output of the memory device.

〔作用〕[Effect]

本発明によれば、チャネル標準インターフェースからの
制御コマンド及びデータはメモリ装置に格納されており
、入出力装置は接続制御部を介してホスト計算機から起
動をかけられた時点てアクセスすることとなる。また、
入出力装置からホスト計算機に送出すべきデータは一旦
メモリ装置に格納され、接続制御部の制御でチャネル標
準インターフェースを介してホスト計算機に送出される
According to the present invention, control commands and data from the channel standard interface are stored in the memory device, and the input/output device is accessed when activated by the host computer via the connection control unit. Also,
Data to be sent from the input/output device to the host computer is temporarily stored in the memory device, and then sent to the host computer via the channel standard interface under the control of the connection control unit.

従って、共通バスによって接続されたシステムをホスト
計算機に接続するに際しては、この共通バス接続装置を
介してチャネル標準インターフェースに接続することが
できる。よって、同一のチャネル標準インターフェース
を有する計算機であればその世代及び種類を問わず同一
の共通バス接続装置を用いることにより共通バスを使用
するシステムを接続することができる。
Therefore, when connecting a system connected by a common bus to a host computer, it can be connected to a channel standard interface via this common bus connection device. Therefore, as long as computers have the same channel standard interface, systems using a common bus can be connected by using the same common bus connection device regardless of their generation or type.

〔実施例〕〔Example〕

以下本発明に係る共通バス接続装置の実施例を図面に基
づいて説明する。
Embodiments of the common bus connection device according to the present invention will be described below with reference to the drawings.

第2図及び第3図は本発明に係る共通バス接続装置の第
一の実施例を示すものである。本実施例において、共通
バス接続装置は、第2図に示すように、中央処理装置(
CPU)31、主記憶装置(MSU)32、メモリ制御
装置(MAC)33等を内部バス34で接続した大型計
算機30の内部バス34に接続されたチャネル装置35
からのチャネル標準インターフェースに直接接続するも
のとしている。そして、この共通バス接続装置37には
入出力制御装置38を介した入出力装置39や標準イン
ターフェース制御装置40を介して標準インターフェー
ス41を共通バス42で接続するものとしている。尚図
中符号43はチャネル標準インターフェースに直接接続
される入出力制御装置、44は人出力制御装置を示して
いる。
2 and 3 show a first embodiment of a common bus connection device according to the present invention. In this embodiment, the common bus connection device is a central processing unit (
A channel device 35 connected to an internal bus 34 of a large computer 30 in which a CPU) 31, a main storage unit (MSU) 32, a memory control device (MAC) 33, etc. are connected via an internal bus 34.
It shall be connected directly to the channel standard interface from. The common bus connection device 37 is connected to an input/output device 39 via an input/output control device 38 and a standard interface 41 via a standard interface control device 40 via a common bus 42. In the figure, reference numeral 43 indicates an input/output control device directly connected to the channel standard interface, and 44 indicates a human output control device.

第3図はこの共通バス制御装置の1実施例の構成を示す
ブロック図である。同図において、46はチャネル標準
インターフェース36に接続されチャネル標準インター
フェース36とのデータの入出力を制御する標準インタ
ーフェース制御部、47は共通バスインターフェース4
2およびメモリ装置48に接続され、共通バスインター
フェース42及びメモリ装置48とのデータの入出力を
制御する共通バスインターフェース制御部、49は上記
両インターフェース制御部46゜47の間に設けられ、
データを一時格納するバッファ部、50.51は上記標
準インターフェース制御部46、共通バスインターフェ
ース制御部47及びバッファ部49を制御する制御部と
してのプロセッサ及びプロセッサ50の制御情報を格納
した制御記憶を示している。
FIG. 3 is a block diagram showing the configuration of one embodiment of this common bus control device. In the figure, 46 is a standard interface control unit that is connected to the channel standard interface 36 and controls data input/output with the channel standard interface 36, and 47 is a common bus interface 4.
A common bus interface control unit 49 is connected to the common bus interface 42 and the memory device 48 and controls input/output of data to and from the common bus interface 42 and the memory device 48;
A buffer unit for temporarily storing data; 50.51 indicates a processor serving as a control unit for controlling the standard interface control unit 46, common bus interface control unit 47, and buffer unit 49; and a control memory storing control information for the processor 50. ing.

そして、本実施例では共通バスインターフェース42上
にアドレスを有し、ホスト装置の上記入出力刹1マ卸助
署め朱1マ卸コマンEでγドライにギー々主たは上記入
出力装置からのデータを格納するメモリ装置48として
のメモリ部52とこのメモリ部52の記憶制御を行なう
メモリ制御部53とを設けるものとしている。
In this embodiment, an address is provided on the common bus interface 42, and the above input/output device of the host device is signed by the input/output device. A memory section 52 serving as a memory device 48 for storing data, and a memory control section 53 for controlling storage of this memory section 52 are provided.

そして本実施例において共通バス接続装置37は、以下
のような動作を行う。まずホスト計算機からメモリ部へ
のデータの流れを第6図に従って説明する。
In this embodiment, the common bus connection device 37 performs the following operations. First, the flow of data from the host computer to the memory section will be explained with reference to FIG.

■ホスト計算機の主記憶装置に格納されており、チャネ
ル標準インターフェース36から入力される共通バス接
続装置37の制御を行う制御情報や、入出力装置の制御
コマンドや出力データであるデータは標準インターフェ
ース制御部46を経由してバッファ部49に入力される
■ Control information that is stored in the main memory of the host computer and that controls the common bus connection device 37 that is input from the channel standard interface 36, as well as control commands and output data for input/output devices, is controlled by the standard interface. The signal is input to the buffer section 49 via the section 46.

■プロセッサ50はバッファ部49に内容を制御記憶5
1に格納されている制御プログラムに基づいて解析して
、入出力装置の制御コマンドと出力データについては共
通バスインターフェース42とメモリ制御部53を介し
てメモリ部52に格納する。そしてプロセッサ50は制
御情報に基づいて入出力制御装置または標準インターフ
ェース制御装置の起動等を行う情報を取り込む(第6図
(1))。そしてプロセッサ50の処理によりメモリ部
52及びプロセッサ50に移された情報はバッファ部4
9から消去される。
■The processor 50 controls and stores the contents in the buffer section 49.
The control commands and output data of the input/output devices are analyzed based on the control program stored in the computer 1 and stored in the memory section 52 via the common bus interface 42 and the memory control section 53. Then, the processor 50 takes in information for activating the input/output control device or the standard interface control device based on the control information (FIG. 6(1)). The information transferred to the memory section 52 and the processor 50 by the processing of the processor 50 is transferred to the buffer section 4.
It is deleted from 9.

■共通バスインターフェース制御部47は、プロセッサ
50の指示を受け、共通バスインターフェース42をア
クセスして指定の入出力装置の起動を行い、起動された
入出力装置はプロセッサ50の指示に従い共通バスイン
ターフェース42をアクセスする(第6図(2)■)。
■The common bus interface control unit 47 receives instructions from the processor 50, accesses the common bus interface 42, and starts the specified input/output device, and the activated input/output device connects to the common bus interface 42 according to the instructions from the processor 50. (Figure 6 (2) ■).

入出力装置への指定がメモリ部52へのアクセスである
場合には共通バスインターフェース制御部47を介して
メモリ部52をアクセスして、制御コマンド及び出力デ
ータを受は取り書き込み等の情報処理する(第6図■。
When the input/output device is specified to access the memory section 52, the memory section 52 is accessed via the common bus interface control section 47, and control commands and output data are received and processed for information processing such as writing. (Figure 6■.

■)。そして、入出力装置からの入出力終了ステータス
をいったん記憶部に格納したのちホスト装置に通知する
俤6図(3)(1)。
■). Then, the input/output completion status from the input/output device is temporarily stored in the storage unit and then notified to the host device (see (3) and (1) in Figure 6).

次に入出力装置から入力データを読み取り出力するばあ
いを説明する。第7図はこの場合のデータ等の流れを示
すものである。
Next, the case of reading and outputting input data from the input/output device will be explained. FIG. 7 shows the flow of data, etc. in this case.

■ホスト装置からは制御コマンドと制御情報が出力され
制御コマンドはメモリ部52に、また制御情報はプロセ
ッサに入力される(第7図(1))。そしてプロセッサ
は制御情報に基づいて入出力装置を起動しく第7図(2
)■)、メモリ部の制御コマンドにより入出力装置を制
御して、ホスト計算機に送出すべきデータ(入力データ
)と入出力終了ステータスは一旦共通バスインタフエー
ス制御部47を介してメモリ部52に入力される(第7
図(2)■、■)■そして入力データを読み込んだ旨の
入出力終了ステータルを制御情報に基づいてホスト装置
荷送比した後(第7図(3))、ホスト装置からの入力
データの読み出しを指示する制御情報を受け、入力デー
タをメモリ部からホスト装置に送出する(第7図(4)
)。此により入出力装態ユ、Pj−+111ゾ+mえバ
ー hバー¥山ンユ出ブキる。
(2) Control commands and control information are output from the host device, and the control commands are input to the memory section 52, and the control information is input to the processor (FIG. 7(1)). Then, the processor starts up the input/output device based on the control information, as shown in Figure 7 (2).
)■), the input/output device is controlled by the control command of the memory unit, and the data (input data) to be sent to the host computer and the input/output completion status are temporarily sent to the memory unit 52 via the common bus interface control unit 47. input (7th
Figure (2) ■, ■)■ Then, after comparing the input/output completion status indicating that the input data has been read to the host device shipping ratio based on the control information (Figure 7 (3)), the input data from the host device is Upon receiving the control information instructing reading, the input data is sent from the memory section to the host device (Fig. 7 (4)
). With this, the input/output device, Pj-+111 zo+m bar, h bar ¥ mountain nyu will be output.

本実施例によれば、このようにして共通バスシステムを
共通バス接続装置を介してチャネル標準インターフェー
スに接続することにより、自由に情報の授受を行うこと
ができる。そしてチャネル標準インターフェースは同一
シリーズの計算機であれば機種によらず同一であるから
、同一の共通バス接続装置で異なった種類の計算機に共
通バスで連結されたシステムを接続することができる。
According to this embodiment, by connecting the common bus system to the channel standard interface via the common bus connection device in this way, information can be exchanged freely. Since the channel standard interface is the same regardless of the model for computers of the same series, it is possible to connect systems connected to different types of computers by a common bus using the same common bus connection device.

また、チャネル標準インターフェースは一般に計算機シ
ステム中には多数存在するため多くの共通バスシステム
を容易に増設することができる。
Furthermore, since a large number of channel standard interfaces generally exist in a computer system, many common bus systems can be easily added.

尚本実施例においては、制御コマンド、データを一旦格
納するメモリ部は共通バスインターフェース制御部を介
して共通バスインターフェースに接続するものとしたが
、第3図に示すように、メモリ装置48を共通バスイン
ターフェース42に直接接続するものとしてもよい。
In this embodiment, the memory unit for temporarily storing control commands and data is connected to the common bus interface via the common bus interface control unit, but as shown in FIG. It may be directly connected to the bus interface 42.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によればホスト計算機のチ
ャネル標準インターフェースと、このチャネル標準イン
ターフェース制御部と異なる規格の共通バスに接続され
る入出力装置との間でデータの授受を行えるようにした
共通バス接続装置に、ホスト装置の入出力装置の制御コ
マンド及びデータまたは上記入出力装置からのデータを
格納するチャネル標準インターフェースを介して格納す
るメモリ装置と、ホスト装置からの制御命令によりメモ
リ装置の格納した制御命令に従って共通バスインターフ
ェース上の入出力制御装置を起動させると共に上記メモ
リ装置のデータ入出力管理を行う接続制御部とを設ける
ようにしたから、共通バスシステムを共通バス接続装置
を介してチャネル標準インターフェースに接続すること
により、自由に情報の授受を行うことができる。そして
チャネル標準インターフェースは同一シリーズの計算機
であれば機種によらず同一であるから同一の共通バス接
続装置で異なった種類の計算機に共通バスで連結された
システムを容易に接続することができるという効果を奏
する。
As explained above, according to the present invention, data can be exchanged between a channel standard interface of a host computer, this channel standard interface control unit, and an input/output device connected to a common bus of different standards. A common bus connection device includes a memory device that stores control commands and data for the input/output device of the host device or data from the input/output device via a channel standard interface, and a memory device that stores control commands and data of the input/output device of the host device or data from the input/output device through the channel standard interface, and Since a connection control unit is provided which starts the input/output control device on the common bus interface according to the stored control commands and also manages data input/output of the memory device, the common bus system can be connected via the common bus connection device. By connecting to a channel standard interface, information can be freely exchanged. In addition, since the channel standard interface is the same regardless of the model for computers of the same series, the effect is that systems connected to different types of computers via a common bus can be easily connected using the same common bus connection device. play.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理図、第2図は本発明に係る共通バ
ス接続装置の実施例を使用したシステムを示すブロック
図、第3図は第2図に示した共通バス接続装置の構成を
示すツ七ツク図、第4図は本発明に係る共通バス接続装
置の他の実施例を示すツ七ツク図、第5図は従来技術に
係るホスト計算機と共通バスとの接続状態を示すツ七ツ
ク図、第6図(1)乃至(3)は第2図に示した共通バ
ス接続装置のデータの出力動作を示す図、第7図(1)
乃至(4)は第2図に示した共通バス接続装置のデータ
の入力動作を示す図である。 1・・・ホスト計算機 2・・・チャネル標準インターフェース3・・・第1の
ポート 4・・・入出力装置 5・・・共通バスインターフェース 6・・・第2のポート 7・・・共通バス接続装置 8・・・メモリ装置 9・・・接続制御部
Fig. 1 is a principle diagram of the present invention, Fig. 2 is a block diagram showing a system using an embodiment of the common bus connection device according to the present invention, and Fig. 3 is the configuration of the common bus connection device shown in Fig. 2. FIG. 4 is a block diagram showing another embodiment of the common bus connection device according to the present invention, and FIG. 5 shows a connection state between a host computer and a common bus according to the prior art. Figures 6 (1) to (3) are diagrams showing the data output operation of the common bus connection device shown in Figure 2, and Figure 7 (1).
2 to 4 are diagrams showing data input operations of the common bus connection device shown in FIG. 2. 1...Host computer 2...Channel standard interface 3...First port 4...I/O device 5...Common bus interface 6...Second port 7...Common bus connection Device 8...Memory device 9...Connection control section

Claims (1)

【特許請求の範囲】 1)ホスト計算機(1)のチャネル標準インターフェー
ス(2)に接続される第1のポート(3)と、 このチャネル標準インターフェース(2)と異なる規格
の共通バスインターフェース(5)を介して入出力装置
(4)に接続される第2のポート(6)とを有し、 ホスト計算機(1)の制御で、ホスト計算機(1)と上
記共通バスインターフェースに接続された入出力装置(
4)との間でデータの授受を行う共通バス接続装置(7
)であって、 上記共通バスインターフェース上にアドレスを有し、ホ
スト装置の上記入出力装置(4)の制御コマンド及びデ
ータまたは上記入出力装置からのデータを格納するメモ
リ装置(8)と、 上記ホスト計算機(1)からの制御命令によりメモリ装
置(8)に格納された制御コマンドに従って共通バスイ
ンターフェース(5)上の入出力制御装置を起動させる
と共に上記メモリ装置のデータ入出力管理を行う接続制
御部(9)とを備えたことを特徴とする共通バス制御装
置。 2)上記接続制御部はチャネル標準インターフェースに
接続されチャネル標準インターフェースとのデータの入
出力を制御する標準インターフェース制御部と、 共通バスインターフェース、メモリ装置に接続され、共
通バスインターフェース、メモリ装置とのデータの入出
力を制御する共通バスインターフェース制御部と、 上記両インターフェース制御部の間に設けられ、データ
を一時格納するバッファ部と上記標準インターフェース
制御部、共通バスインタフェース制御部及びバッファ部
を制御する制御部とを備えたことを特徴とする共通バス
接続装置。
[Claims] 1) A first port (3) connected to a channel standard interface (2) of a host computer (1), and a common bus interface (5) of a different standard from this channel standard interface (2). A second port (6) is connected to the input/output device (4) via the host computer (1), and under the control of the host computer (1), the input/output port is connected to the host computer (1) and the common bus interface. Device(
4) A common bus connection device (7) that exchanges data with
), the memory device (8) having an address on the common bus interface and storing control commands and data of the input/output device (4) of the host device or data from the input/output device; Connection control for activating the input/output control device on the common bus interface (5) in accordance with control commands stored in the memory device (8) from the host computer (1) and managing data input/output of the memory device. A common bus control device comprising: (9). 2) The above-mentioned connection control unit includes a standard interface control unit that is connected to the channel standard interface and controls input/output of data with the channel standard interface, and a standard interface control unit that is connected to the common bus interface and the memory device and controls data input and output with the common bus interface and the memory device. a common bus interface control section that controls the input/output of the interface control section; a buffer section that is provided between the two interface control sections and temporarily stores data; and a control section that controls the standard interface control section, the common bus interface control section, and the buffer section. A common bus connection device comprising:
JP24151490A 1990-09-12 1990-09-12 Common bus connecting device Pending JPH04120648A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24151490A JPH04120648A (en) 1990-09-12 1990-09-12 Common bus connecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24151490A JPH04120648A (en) 1990-09-12 1990-09-12 Common bus connecting device

Publications (1)

Publication Number Publication Date
JPH04120648A true JPH04120648A (en) 1992-04-21

Family

ID=17075477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24151490A Pending JPH04120648A (en) 1990-09-12 1990-09-12 Common bus connecting device

Country Status (1)

Country Link
JP (1) JPH04120648A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907530B1 (en) * 2008-01-25 2009-07-14 최성수 Handrail supporter possile to adjust height

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907530B1 (en) * 2008-01-25 2009-07-14 최성수 Handrail supporter possile to adjust height

Similar Documents

Publication Publication Date Title
US5430847A (en) Method and system for extending system buses to external devices
US5890012A (en) System for programming peripheral with address and direction information and sending the information through data bus or control line when DMA controller asserts data knowledge line
EP0508634B1 (en) Memory access for data transfer within an I/O device
US20040139267A1 (en) Accessing a primary bus messaging unit from a secondary bus through a pci bridge
JPH11163970A (en) Intra-device substrate control system
JPH04120648A (en) Common bus connecting device
JPH0553902A (en) Memory control circuit
KR950009576B1 (en) Bus interface unit
JPH07175768A (en) Dual cpu system
JP3399776B2 (en) Computer and method for transferring peripheral device control data in computer
JP2574821B2 (en) Direct memory access controller
JPS6130300B2 (en)
JPS63292356A (en) Dma controller
JP2002278922A (en) Computer bus system
JPS6347867A (en) Inter-dual cpu communication system
JPH02211571A (en) Information processor
JPS6378257A (en) Input-output controller
JPS5953929A (en) Data transfer device
JPH0318144A (en) Lan adaptor
JPS58213336A (en) Communication controller
JPS61173365A (en) Data processing system
JPH07244633A (en) Interface device
JPH01259441A (en) Bus interface device
JP2000035939A (en) Intelligent type pc add-in board
JP2003067322A (en) Data transfer method, bridge circuit and data transfer system