JPS62254249A - Reading system for card memory capacity - Google Patents

Reading system for card memory capacity

Info

Publication number
JPS62254249A
JPS62254249A JP61098705A JP9870586A JPS62254249A JP S62254249 A JPS62254249 A JP S62254249A JP 61098705 A JP61098705 A JP 61098705A JP 9870586 A JP9870586 A JP 9870586A JP S62254249 A JPS62254249 A JP S62254249A
Authority
JP
Japan
Prior art keywords
memory
card
storage capacity
control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61098705A
Other languages
Japanese (ja)
Inventor
Masataka Tomikawa
富川 正孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61098705A priority Critical patent/JPS62254249A/en
Publication of JPS62254249A publication Critical patent/JPS62254249A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To recognize the memory capacity just by designating the read of the memory capacity information on a setting means after adding said setting means for memory capacity information to a memory card containing the memory of optional capacity. CONSTITUTION:A card using device 30 transfers a control command to a control circuit 18 in a memory card 10 via a control bus 32 to designate the read of data given from a memory capacity setting circuit 17. The transferred control command is decoded. When said command designates the reading of the data on a memory 11 received from the circuit 17, the circuit 18 reads out the read control signal and outputs it to the circuit 17 via a control line 21. The circuit 17 outputs the memory capacity information on the memory 11 onto a data bus 31. Then the device 30 reads the memory capacity information on the memory 11 of a memory card 10 out of the bus 31. Thus the memory capacity of the card 10 is correctly recognized.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明はメモリカード、ICカード等に搭載されるメ
モリの記憶容量(カード記憶容量)をカード使用装置が
認識するのに好適する記憶容量情報り方式に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) This invention provides a method for a card using device to recognize the storage capacity (card storage capacity) of a memory installed in a memory card, IC card, etc. The present invention relates to a preferred storage capacity information system.

(従来の技術) 近年、メモリ等の集積回路部品が名刺サイズのプラスッ
クカードに実装された、いわゆるメモリカード、ICカ
ードが出現している。特にメモリカードは、フロッピー
ディスク等と同様の可搬形の記憶媒体として有用なもの
となってきている。
(Prior Art) In recent years, so-called memory cards and IC cards have appeared in which integrated circuit components such as memory are mounted on business card-sized plastic cards. In particular, memory cards have become useful as portable storage media similar to floppy disks and the like.

さて、メモリカードに搭載されるメモリの記憶容量(カ
ード当りの記憶容量)は、メモリを構成するメモリ素子
(メモリチップ)の数およびメモリ素子の記憶容量によ
って異なる。もし、この種のメモリカード(内のメモリ
)の記憶容量が一定でない場合、このメモリカードを記
憶媒体して用いる装置(カード使用袋[)は、カード内
のメモリを正しくアクセスすることが困難となる。そこ
で従来は、カードの記憶容量をオペレータ操作によりカ
ード使用装置に通知する第1方式と、この装置が使用可
能なカードを所定記憶容量のメモリカードだけに制限す
る第2方式のいずれかが適用されていた。
Now, the storage capacity of the memory mounted on a memory card (storage capacity per card) varies depending on the number of memory elements (memory chips) constituting the memory and the storage capacity of the memory elements. If the storage capacity of this type of memory card (the memory inside it) is not constant, it may be difficult for a device (card usage bag) that uses this memory card as a storage medium to access the memory inside the card correctly. Become. Conventionally, one of two methods has been applied: a first method in which the card's storage capacity is notified to the card-using device through an operator operation, and a second method in which this device limits the cards that can be used to only memory cards with a predetermined storage capacity. was.

しかし、第1の方式は、オペレータの負担が増加するだ
けでなく操作ミスが生じた場合にはカード内のメモリを
正しくアクセスできなくなる問題があった。また第2の
方式は、上記の問題はないものの、適用可能メモリカー
ドの容量が1種に制限されるため、拡張性に乏しい問題
があった。
However, the first method not only increases the burden on the operator, but also has the problem that if an operational error occurs, the memory within the card cannot be accessed correctly. Although the second method does not have the above-mentioned problems, it has the problem of poor expandability because the capacity of the applicable memory card is limited to one type.

(発明が解決しようとする問題点) 上記したように従来は、外部記憶媒体として使用可能な
カードの記憶容量を1種に制限しない場合には、使用カ
ードの記憶容量をオペレータ操作によりカード使用装置
に通知しなければならなかった。
(Problems to be Solved by the Invention) As described above, conventionally, when the storage capacity of a card that can be used as an external storage medium is not limited to one type, the storage capacity of the card used can be adjusted by the operator's operation. had to be notified.

この発明は上記事情に鑑みてなされたものでその目的は
、カードに搭載されたメモリの記憶容量をカード使用装
置がオペレータ操作によらずに認識できるカード記憶容
量読出り方式を提供することにある。
This invention has been made in view of the above circumstances, and its purpose is to provide a card storage capacity reading method that allows a card using device to recognize the storage capacity of a memory mounted on a card without operator operation. .

[発明の構成] (問題点を解決するための手段と作用)この発明では、
カードに搭載されたモジュールであって1つ以上のメモ
リ素子から成るメモリを含むモジュールに、メモリの記
憶容量(カード記憶容量)を示す記憶容量情報が予め設
定される記憶容量設定手段と、制御手段とが設けられる
[Structure of the invention] (Means and effects for solving the problem) In this invention,
Storage capacity setting means for presetting storage capacity information indicating the storage capacity of the memory (card storage capacity) in a module mounted on the card and including a memory composed of one or more memory elements; and a control means. and is provided.

カード使用″l1ItIlは、カード記憶容量を認識す
る必要がある場合、カード内の制御手段に対して記憶容
jill!!出し指示を与える。カード使用装置からの
指示が記憶容量読出し指示の場合、制御手段は記憶容量
設定手段の設定内容の出力を制御する。これによりカー
ド使用装置は、記憶容量設定手段に設定されている記憶
容量情報を読取ることが可能となる。
If the card usage "l1ItIl" needs to recognize the card storage capacity, it gives an instruction to the control means in the card to read out the storage capacity.If the instruction from the card usage device is an instruction to read the storage capacity, the control The means controls the output of the setting contents of the storage capacity setting means.This allows the card using device to read the storage capacity information set in the storage capacity setting means.

(実施例) 第1図はこの発明の一実施例を示すブロック構成図であ
る。同図において、10はメモリカード、30はメモリ
カード10を使用する装置(カード使用袋W)である。
(Embodiment) FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 10 is a memory card, and 30 is a device (card usage bag W) that uses the memory card 10.

31はメモリカード10とカード使用袋W130との間
のデータ転送の用に供されるデータバス、32はカード
使用袋[30がメモリカード10を制御するのに供され
る制御バスである。
31 is a data bus used for data transfer between the memory card 10 and the card use bag W130, and 32 is a control bus used to control the card use bag [30].

メモリカード10において、11はメモリ、12−1〜
12−nはメモリ11を構成するメモリ素子である。メ
モリ素子12−1〜12−nは例えばRAMである。1
3はメモリ11のメモリデータバス、14はメモリ11
のアドレスバス、15はメモリ11のアドレスを指定す
るアドレスカウンタである。アドレスカウンタ15はア
ドレスバス14およびデータバス31に接続されている
In the memory card 10, 11 is a memory, 12-1~
12-n is a memory element constituting the memory 11; The memory elements 12-1 to 12-n are, for example, RAMs. 1
3 is the memory data bus of the memory 11, 14 is the memory 11
An address bus 15 is an address counter that specifies the address of the memory 11. Address counter 15 is connected to address bus 14 and data bus 31.

16はメモリデータバス13とデータバス31との間の
データ入出力を行なう双方向のゲート回路、17はメモ
リ11の記憶容[1(カード記憶容量)を示す記憶容量
情報が予め設定される記憶容量設定回路である。記憶容
量設定回路17の出力はデータバス31に接続されてい
る。18はメモリカード10内各部を制御する制御回路
である。制御回路18は、カード使用@ @ 30から
制御バス32経出で与えられる制御コマンドの指示に従
い、メモリ11(内のメモリ素子12−1〜l2−n)
に対する読出し/1込み制御、アドレスカウンタ15に
対する書込み(スタートアドレス設定)並びにカウント
アツプ制御、ゲート回路16に対するゲート制御および
記憶容量設定回路17に対する読出しilJ tll等
を行なうようになっている。
16 is a bidirectional gate circuit that performs data input/output between the memory data bus 13 and the data bus 31; 17 is a memory in which storage capacity information indicating the storage capacity [1 (card storage capacity) of the memory 11 is set in advance]; This is a capacity setting circuit. The output of the storage capacity setting circuit 17 is connected to the data bus 31. Reference numeral 18 denotes a control circuit that controls various parts within the memory card 10. The control circuit 18 controls the memory 11 (memory elements 12-1 to 12-n therein) according to the control command given from the card user@@30 via the control bus 32.
It performs read/1 write control for the address counter 15, write (start address setting) and count-up control for the address counter 15, gate control for the gate circuit 16, read ilJ tll for the storage capacity setting circuit 17, and the like.

19は主としてメモリ11の読出し/書込み制御に供さ
れる読出し/書込み制御線、20はアドレスカウンタ1
5の書込み(スタートアドレス設定)制御に供される書
込み制御線、21は記憶容量設定回路17の読出し制御
に供される読出し制御線である。
19 is a read/write control line mainly used for read/write control of the memory 11; 20 is an address counter 1;
A write control line 5 is used for write (start address setting) control, and a read control line 21 is used for read control of the storage capacity setting circuit 17.

読出し/I込み制御線19には、メモリ素子12−1〜
12−n、アドレスカウンタ15、ゲート回路16およ
び制御回路18が接続されている。また書込み制器線2
0にはアドレスカウンタ15および制御回路18が接続
され、読出し制御線21には記憶容量設定回路17およ
び制御回路18が接続されている。
The read/I write control line 19 includes memory elements 12-1 to 12-1.
12-n, address counter 15, gate circuit 16 and control circuit 18 are connected. Also, write control line 2
0 is connected to an address counter 15 and a control circuit 18, and a read control line 21 is connected to a storage capacity setting circuit 17 and a control circuit 18.

次に、この発明の一実施例の動作を説明する。Next, the operation of one embodiment of the present invention will be explained.

カード使用装置30は、メモリカード10を外部記憶媒
体として使用する際には、メモリカード10(内のメモ
リ11)の記憶容量を認識する必要がある。この認識は
、カード使用装置30がメモリカード10内の記憶容量
設定回路11に設定されている記憶容量情報をデータバ
ス31経由で読取ることにより実現される。この記憶容
量情報読取りのために、まずカード使用装置30は、記
憶容量設定回路11からのデータ読出しを指定する制御
コマンド(更に具体的に述べるならば、記憶容量設定回
路17を指定するデバイス指定情報とデータ読出しを指
定する読出し指定情報を有する制御コマンド)を、メモ
リカード10内のυ11tG回路18に制御バス32経
由で転送する。
When using the memory card 10 as an external storage medium, the card usage device 30 needs to recognize the storage capacity of the memory card 10 (the memory 11 therein). This recognition is realized by the card usage device 30 reading the storage capacity information set in the storage capacity setting circuit 11 in the memory card 10 via the data bus 31. In order to read this storage capacity information, the card using device 30 first sends a control command that specifies reading data from the storage capacity setting circuit 11 (more specifically, device specification information that specifies the storage capacity setting circuit 17). and a control command having read specification information specifying data read) is transferred to the υ11tG circuit 18 in the memory card 10 via the control bus 32.

制御回路18はカード使用装置30から転送される制御
コマンドを受取ると、同コマンドをデコードする。カー
ド使用装置30からの制御コマンドが記憶容量設定回路
17からのデータ読出しを指定している場合、制御回路
18は読出しIll Ill信号を読出し制御線21経
出で記憶容量設定回路1γに出力する。
When the control circuit 18 receives a control command transferred from the card usage device 30, it decodes the command. When the control command from the card usage device 30 specifies data reading from the storage capacity setting circuit 17, the control circuit 18 outputs a read Ill Ill signal to the storage capacity setting circuit 1γ via the read control line 21.

記憶書l設定回路17は、読出し制御l線21上の読出
し制御信号により、その設定情報、即ち記憶容量情報を
データバス31上に出力する。
The memory write l setting circuit 17 outputs its setting information, that is, storage capacity information, onto the data bus 31 in response to a read control signal on the read control l line 21.

カード使用装置30は、記憶書l設定回路17から出力
された記憶容量情報をデータバス31から読取ることに
より、メモリカード10(内のメモリ11)の記憶容量
を正しく認識することができる。即ちこの実施例によれ
ば、カード使用装置!30は、記憶容量設定回路17か
らのデータ読出しく記憶容量情報読出し)を指定する制
御コマンドを制御バス32経由でメモリカード10に転
送し、しかる侵データバス31上のデータを取込むだけ
で、メモリカード10(内のメモリ11)の記憶容量を
認識することができる。しかも記憶容量情報読出し指定
に供される制御バス32、および記憶書l情報転送に供
されるデータバス31は、カード使用装置30がメモリ
カード10を記憶媒体として使用するために元来必要な
ものであり、したがってこの実施例では記憶容量認識の
ための特別の信号線を必要としない。
The card using device 30 can correctly recognize the storage capacity of the memory card 10 (memory 11 therein) by reading the storage capacity information output from the memory write setting circuit 17 from the data bus 31. That is, according to this embodiment, the card-using device! 30 simply transfers a control command specifying reading of data (reading of storage capacity information) from the storage capacity setting circuit 17 to the memory card 10 via the control bus 32 and captures the data on the corresponding data bus 31. The storage capacity of the memory card 10 (the memory 11 therein) can be recognized. Moreover, the control bus 32 used for specifying readout of storage capacity information and the data bus 31 used for transferring storage information are originally necessary for the card using device 30 to use the memory card 10 as a storage medium. Therefore, this embodiment does not require a special signal line for recognizing the storage capacity.

カード使用装置30は、メモリカード10の記憶書l認
識を行なうと、その記憶容量の範囲でメモリカード10
内のメモリ11への書込み/読出しを随時行なう。メモ
リ11への書込みについて簡単に説明する。まずカード
使用装置30は、アドレスカウンタ15に対するデータ
(スタートアドレス)!込みを指定する制御コマンドを
制御バス32上に、アドレスカウンタ15に書込むべき
(設定すべき)データ(スタートアドレス)をデータバ
ス31上に出力する。制御回路18は制御バス32上の
制御コマンドをデコードし、書込み制御信号を書込み制
御Il線20経出でアドレスカウンタ15に出力する。
When the card usage device 30 recognizes the memory writing of the memory card 10, the card usage device 30 recognizes the memory card 10 within the range of its storage capacity.
Writing/reading to/from memory 11 within the memory 11 is performed at any time. Writing to the memory 11 will be briefly explained. First, the card using device 30 receives data (start address) for the address counter 15! A control command specifying writing is output onto the control bus 32, and data (start address) to be written (to be set) in the address counter 15 is output onto the data bus 31. The control circuit 18 decodes the control command on the control bus 32 and outputs a write control signal to the address counter 15 via the write control line Il 20.

これにより、カード使用装置30からデータバス31上
に出力されているデータが、メモリ11アクセスのため
のスタートアドレスとしてアドレスカウンタ15にセ・
ツトされる。アドレスカウンタ15の指定するアドレス
は、アドレスバス14経由でメモリ素子12−1〜12
−nに供給される。この実施例において、アドレスカウ
ンタ15の指定するアドレスの上位mビット(但しmは
n−2″′を満足する整数)は、メモリ素子12−1〜
12−nの1つを指定するのに用いられ、残りビットは
メモリ素子12−1〜12−nのアドレス指定に用いら
れる。
As a result, the data being output from the card using device 30 onto the data bus 31 is set to the address counter 15 as the start address for accessing the memory 11.
be tested. The address specified by the address counter 15 is transmitted to the memory elements 12-1 to 12 via the address bus 14.
−n. In this embodiment, the upper m bits of the address specified by the address counter 15 (where m is an integer satisfying n-2'') are the memory elements 12-1 to 12-1.
12-n, and the remaining bits are used to address memory elements 12-1 to 12-n.

次にカード使用装置130は、メモリ11(内のメモリ
素子12−1〜l2−n)に対するデータ書込みを指定
する制御コマンドを制御バス32上に、書込みデータを
データバス31上に出力する。制御回路18は制御バス
32上の制御コマンドをデコードし、読出し/I込み制
御線19を介してメモリ11に対する書込みを制御する
と共に、データバス31上のデータがメモリデータバス
13上に転送されるようにゲート回路16を制御する。
Next, the card using device 130 outputs a control command specifying data writing to the memory 11 (memory elements 12-1 to 12-n therein) onto the control bus 32, and outputs write data onto the data bus 31. The control circuit 18 decodes the control command on the control bus 32 and controls writing to the memory 11 via the read/I write control line 19, and the data on the data bus 31 is transferred onto the memory data bus 13. The gate circuit 16 is controlled as follows.

これにより、カード使用装置30からデータバス31上
に出力されているデータはゲート回路16経由でメモリ
データバス13上に導かれ、アドレスカウンタ15の指
定するメモリ11内のアドレス位置に書込まれる。この
ときアドレスカウンタ15は、読出し/書込み制御線1
9を介して行なわれる制御回路18の制御によりカウン
トアップし、次の書込みアドレスを指定する。これによ
りメモリカード10内のメモリ11への書込みが順次行
なわれる。なお、メモリカード10内のメモリ11から
のデータ読出しも、上記の書込みと同様に行なわれる。
As a result, the data being output from the card using device 30 onto the data bus 31 is guided onto the memory data bus 13 via the gate circuit 16 and written to the address location in the memory 11 specified by the address counter 15. At this time, the address counter 15
The count is counted up under the control of the control circuit 18 via the control circuit 9, and the next write address is specified. As a result, writing to the memory 11 in the memory card 10 is performed sequentially. Note that data reading from the memory 11 in the memory card 10 is performed in the same manner as the above writing.

以上は、メモリカード内のメモリの記憶容量の認識につ
いて説明したが、この発明は、CPUが搭載されたIC
カード内のメモリの記憶容量の認識についてについても
同様に適用できる。
The above describes the recognition of the storage capacity of the memory in the memory card, but this invention
The same applies to recognition of the storage capacity of the memory in the card.

[発明の効果] 以上詳述したようにこの発明によれば、カード使用装置
は、任意記憶容量のメモリが搭載されたカードに対して
記憶容態情報読出しを指定するだけで、同カード内に設
けられた記憶容量情報設定手段に予め設定されている記
憶容量情報の読取りが可能となるので、カード記憶容量
の認識が、オペレータ操作によらずにしかも確実に行な
える。
[Effects of the Invention] As detailed above, according to the present invention, the card usage device can simply specify readout of memory status information for a card equipped with a memory of an arbitrary storage capacity, and read out the memory status information stored in the card. Since it becomes possible to read the storage capacity information preset in the storage capacity information setting means, the card storage capacity can be recognized reliably without operator operation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック構成図であ
る。 10・・・メモリカード、11・・・メモリ、12−1
〜12−n・・・メモリ素子、17・・・記憶容量設定
回路、18・・・制御回路、30・・・カード使用装置
、31・・・データバス、32・・・制御バス。
FIG. 1 is a block diagram showing an embodiment of the present invention. 10...Memory card, 11...Memory, 12-1
~12-n...Memory element, 17...Storage capacity setting circuit, 18...Control circuit, 30...Card using device, 31...Data bus, 32...Control bus.

Claims (2)

【特許請求の範囲】[Claims] (1)カードに搭載されたモジュールであつて1つ以上
のメモリ素子から成るメモリを含むモジュールに、上記
メモリの記憶容量を示す記憶容量情報が予め設定される
記憶容量設定手段と、カード使用装置からの指示内容を
判別し記憶容量読出しが指示されている場合に上記記憶
容量設定手段の設定内容の出力を制御する制御手段とを
設け、上記カード内の上記制御手段に対して上記カード
使用装置から記憶容量読出し指示を与えることにより、
上記カード内の上記記憶容量設定手段から上記記憶容量
情報を読取るようにしたことを特徴とするカード記憶容
量読取り方式。
(1) A storage capacity setting means for presetting storage capacity information indicating the storage capacity of the memory in a module mounted on the card that includes a memory composed of one or more memory elements; and a card using device. control means for determining the instruction contents from the card and controlling the output of the setting contents of the storage capacity setting means when storage capacity reading is instructed; By giving a memory capacity read instruction from
A card storage capacity reading method characterized in that the storage capacity information is read from the storage capacity setting means in the card.
(2)上記記憶容量設定手段の出力が上記モジュールと
上記カード使用装置との間のデータ転送に供されるデー
タバスに接続されており、上記カード使用装置はこのデ
ータバスを介して上記記憶容量情報を読取ることを特徴
とする特許請求の範囲第1項記載のカード記憶容量読取
り方式。
(2) The output of the storage capacity setting means is connected to a data bus for data transfer between the module and the card-using device, and the card-using device transfers the storage capacity to the storage capacity via this data bus. A card storage capacity reading method according to claim 1, characterized in that information is read.
JP61098705A 1986-04-28 1986-04-28 Reading system for card memory capacity Pending JPS62254249A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61098705A JPS62254249A (en) 1986-04-28 1986-04-28 Reading system for card memory capacity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61098705A JPS62254249A (en) 1986-04-28 1986-04-28 Reading system for card memory capacity

Publications (1)

Publication Number Publication Date
JPS62254249A true JPS62254249A (en) 1987-11-06

Family

ID=14226920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61098705A Pending JPS62254249A (en) 1986-04-28 1986-04-28 Reading system for card memory capacity

Country Status (1)

Country Link
JP (1) JPS62254249A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02236648A (en) * 1989-03-10 1990-09-19 Matsushita Electric Ind Co Ltd Identification circuit for memory card
US6118929A (en) * 1988-10-27 2000-09-12 Canon Kabushiki Kaisha Solid-state camera and solid-state memory apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118929A (en) * 1988-10-27 2000-09-12 Canon Kabushiki Kaisha Solid-state camera and solid-state memory apparatus
JPH02236648A (en) * 1989-03-10 1990-09-19 Matsushita Electric Ind Co Ltd Identification circuit for memory card

Similar Documents

Publication Publication Date Title
CA2135505A1 (en) DMA Emulation for Non-DMA Capable Interface Cards
KR960039947A (en) NAND Flash Memory IC Card Recorder
KR960025077A (en) PCM IC card connection device in X terminal
KR880006626A (en) Processing System for Portable Electronic Devices
JPS62254249A (en) Reading system for card memory capacity
JPS6037753Y2 (en) Memory card configuration
JPS63268085A (en) Portable memory medium reading and writing device
KR960016687A (en) Data processing systems
JPH01140276A (en) Portable recording medium processor
JP2811728B2 (en) I / O controller
JPH01169691A (en) Ic card
JPS6278625A (en) Magnetic disk controller
JP2932730B2 (en) Vending machine data input / output device
JPH02136921A (en) Register access system
JPH02302814A (en) Integrated type ic memory card device
JPH05334506A (en) Ic memory card
JPS60184144U (en) microcomputer device
JPS57162026A (en) Data file controlling system
JPH06162283A (en) Data transfer equipment for ic card
KR890008681A (en) Processor control unit
JPS63239027A (en) Control device of injection molder
JPS63271589A (en) Reading and writing device for portable storage medium
JPS6290731A (en) Test supporting system
JPS5855587B2 (en) Data transfer method of magnetic bubble storage device
KR940022266A (en) Data transmission control signal generator