JPS63287210A - ディジタル位相同期ル−プ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル位相同期ループ（ＤＰＬＬ；Ｄｉｇ
ｉｔａｌ　Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ　）に
関するものでおる。

〔従来の技術〕

位相同期ループは極めて多目的に利用される発掘器の制
御系技術であって、発振出力が入力信号の周波数、位相
と常に一致するよう両信号を比較、監視し、両者間の誤
差を常にゼロにさせるよう制御するものである。そして
、このような回路は周波数シンセサイザ、通信網におけ
る同期抽出装置やジッタ除去装置などに用いられている
が、近年のディジタル信号処理の発達に伴ってディジタ
ル回路化が進んでいる。このディジタル位相同期ループ
によれば、完全無調整化が可能であるなどアナログ位相
同期ループに比べていくつかの長所を有している。

以下、添付図面の第５図および第６図を参照して、従来
装置の一興体例を説明する。

第５図は従来のディジタル位相同期ループの構成図であ
って、第６図はそのうちのランダムウオークフィルタの
詳細な構成図である。図示の通り、ディジタル入力信号
と分周器２５からの出力信号とを２直位相比較器２１に
供給することにより、進み入力指示信号または遅れ入力
指示信号を選択的にランダム「クォータフィルタ２２に
供給している。そして、ランダムウオークフィルタ２２
からの進み制御信号または遅れ制御信号を、上記ディジ
タル入力信号の周波数より充分に高い周波数の信号が発
掘器２３から供給されている位相制御器２４に供給し、
位相制御器２４からの出力信号を分周器２５により分周
し、外部に出力するようにしている。

また、上記のランダムウオークフィルタ２２は２Ｎ段の
アップダウンカウンタ２２ａを主要部とするものであり
、進み入力指示信号が供給される毎に内容を１ずつ増加
させ、遅れ入力指示信号が供給される毎に内容を１ずつ
減少させるようにしている。そして、アップダウンカウ
ンタ２２ａからのキャリー出力を進み制御信号とし、ポ
ロー出力を遅れ制御信号とし、両制御信号を入力とする
ＯＲゲート２２ｂからの出力信号を上記アップダウンカ
ウンタ２２ａのリセット端子に供給することにより、ア
ップダウンカウンタ２２ａの内容をＮにリセットするよ
うにしている。

したがって、進み入力指示信号が遅れ入力指示信号より
もＮ回多くなった時点で進み制御信号が出力され、位相
制御器２４により遅れ側に位相の制御がされる。すなわ
ち、位相制御器２４によって発振器２３からのパルスが
例えば１つだけ消去され、この少なくなったパルスが分
周器２５に与えられて分周される。すると、分周器２５
からのパルスの出力間隔は長くなり、従って位相のずれ
（進み方向のずれ〉を補償した信号を出力することがで
きる。

逆に、遅れ入力指示信号が進み入力指示信号よりもＮ回
多くなった時点では、遅れ制御信号が出力されて位相制
御器２４により進み側に位相の制御がされる。すなわち
、位相制御器２４によって発振器２３からのパルスに例
えば１つだけパルスが付加され、これによって多くなっ
たパルスが分周器２５に与えられて分周される。すると
、分周器２５からのパルスの出力間隔は短くなり、従っ
て位相のずれ（遅れ方向のずれ）を補償した信号を出力
することができる。

〔発明が解決しようとする問題点〕

上記のように、ディジタル位相同期ループを動作させる
ためには、入力信号の周波数に比べて十分に高い周波数
のクロックが必要であり、定常位相誤差を小さくするた
めにはこの差は大きいほど好ましい。具体的には、分周
器の分周比をＮとすると誤差は１００／Ｎ％であり、通
常のＮ＝１６の場合には約６％となる。

しかしながら、分周器の分周比を例えばＮ＝１６とする
ときには、ディジタル入力信号の周波数が１００ＭＨｚ
では発振器からのクロックパルスは１．６ＧＨ２である
ことが必要になり、通常のシリコンによるＩＣでは発振
器を実現できなくなる。また、入力信号の周波数が１Ｇ
Ｈ２のときにはクロックパルスは１６ＧＨ２にもなり、
たとえガリウムヒ素（ＧａＡｓ）を用いたＩＣでも実現
できなくなる。その結果、数百Ｍ　ＨＺあるいは数ＧＨ
２の超高周波で動作するディジタル位相同期ループを実
現することができなかった。また、数ＭＨ２ないし数百
ＭＨ７で動作するディジタル位相同期ループをＱａ　Ａ
Ｓなどによる超高周波発掘器を用いて実現すると、動作
が不安定化したり価格の上昇などを招くという問題があ
った。

そこで本発明は、特に高周波のクロック信号を必要とす
ることのないディジタル位相同期ループを提供すること
を目的とする。

〔問題点を解決するための手段〕

本出願の第１の発明に係るディジタル位相同期ループは
、入力信号の位相を判別して進み入力指示信号または遅
れ入力指示信号を選択的にランダムウオークフィルタに
供給し、このランダムウオークフィルタからの進み制御
信号または遅れ制御信号を選択的に位相制御手段に供給
することにより、位相補正が施された信号を出力するデ
ィジタル位相同期ループで必って、下記の構成要件を備
えることを特徴とする。すなわち、進み入力指示信号お
よび遅れ入力指示信号を入力して位相のずれ傾向を示す
ずれ傾向検出信号を出力する位相ずれ傾向検出手段（例
えばアップダウンカウンタ）と、互いに位相の異なる複
数のクロック信号を出力するクロック出力手段と、ずれ
傾向検出信号が示す位相のずれ傾向に対応するクロック
信号をクロック出力手段による複数のクロック信号から
選択し、これを位相制御手段に出力するセレクト手段（
例えばデータセレクタ）とを備えることを特徴とする。

また、本出願の第２の発明に係るディジタル位相同期ル
ープは、入力信号の位相を判別することにより選択的に
得られる進み入力指示信号または遅れ入力指示信号にも
とづいて、位相補正が施された信号を出力するディジタ
ル位相同期ループであって、下記の構成要件を備えるこ
とを特徴とする。すなわち、進み入力指示信号および遅
れ入力指示信号を入力して位相のずれ傾向を示すずれ傾
向検出信号を出力する位相ずれ傾向検出手段（例えばア
ップダウンカウンタあるいはランダムウオークフィルタ
とアップダウンカウンタの組合せ）と、互いに位相の異
なる複数のクロック信号を出力するクロック出力手段と
、ずれ傾向検出信号が示す位相のずれ傾向に対応するク
ロック信号を複数のクロック信号から選択し、これを位
相補正が施された信号として出力するセレクト出力手段
（例えばデータセレクタ）とを備えることを特徴とする
。

〔作用〕

第１および第２の本発明に係るディジタル位相同期ルー
プは、以上の通りに構成されるので、セレクト手段ある
いはセレクト出力手段は、ずれ傾向検出信号が示す位相
のずれ傾向に対応したクロック信号を、クロック出力手
段からの複数のクロック信号より選択する。従って、ク
ロック出力手段に特に高周波の動作を要求することなく
、位相補正が施された信号を出力することができる。

（実施例〕 以下、添付図面の第１図ないし第４図を参照して、本出
願に係る第１および第２発明のいくつかの実施例を説明
する。なお、図面の説明において同一の要素には同一の
符号を付し、重複する説明を省略する。

第１図は第１の発明の一実施例に係るディジタル位相同
期ループの構成図である。そして、これが第５図の従来
例と異なる点は、アップダウンカウンタ３１とデータセ
レクタ３２が接続され、このデータセレクタ３２に互い
に位相の異なる（ｎ＋１）個のクロック信号φ。〜φ０
が与えられていることでおる。すなわち、２値位相比較
器２１からの進み入力指示信号はアップダウンカウンタ
３１のアップカウント入力端子Ｕに与えられ、遅れ入力
指示信号はダウンカウント入力端子りに与えられる。ア
ップダウンカウンタ３１の２進のカウント出力Ｑ。−Ｑ
ｍはデータセレクタ３２のアドレス入力端子Ａ。−Ａｍ
のそれぞれに与えられ、データセレクタ３２はこのＡｏ
〜Ａｌｌ１のアドレス入力に応じてクロック信号φ。〜
φ。のいずれかを選択する。そして、選択されたいずれ
かのクロック信号が出力端子Ｙから位相制御器２４に与
えられる。

第２図はデータセレクタ３２の入力端子り。〜Ｄ　に与
えられるクロック信号φ。〜φ。の−例の波形図である
。この例の場合には、クロック信号は８相（ｎ＝７）と
なっており、従ってアップダウンカウンタ３１の出力Ｑ
ｏ−ＱＩＩｌおよびデー号φ。〜φ７はそれぞれ８分の
２πづつ位相がずれている。

次に、第１図および第２図を参照して、第１の発明に係
る実施例のディジタル位相同期ループの作用を説明する
。

まず、２値位相比較器２１はディジタル入力信号と出力
信号を入力してその位相を比較し、ディジタル入力信号
が進んでいるときには進み入力指示信号を出力し、遅れ
ているときは遅れ入力指示信号を出力する。この選択的
に出力される進み入力指示信号および遅れ入力指示信号
は、従来技術で説明したのと同様にランダムウオークフ
ィルタ２２に与えられると共に、アップダウンカウンタ
３１の入力端子Ｕ、Ｄにも与えられる。すると、アップ
ダウンカウンタ３１は進み入力指示信号が与えられると
アップカウントを行ない、遅れ入力指示信号が与えられ
るとダウンカウントを行い、そのカウント値を例えば３
ビツトのＱ。、Ｑｌ。

Ｑ２で出力する。

このカウンタ出力ＱＱ−Ｑ２はデータセレクタ３２のア
ドレス入力ＡＱ〜Ａ２に与えられており、これによって
タロツク入力端子Ｄｏ〜Ｄ７のいずれかが選択される。

ここで、同期がとれている状態で例えば入力端子Ｄ３が
選択されており、これに与えられているクロック信号φ
３が出力端子Ｙから位相制御器２４に与えられているも
のとする。

この状態でアップダウンカウンタ３１がアップカウント
を行なうと、データセレクタ３２はクロック信号φ３よ
り位相の進んだクロック信号φ４を選択し、これを位相
制御器２４を介して分周器２５に与える。そこで、分周
器２５はこのクロック信号φ４を分周し、出力信号とし
て供給することになる。

ここで、分周器２５の分周比を特徴とする特許クロック
信号はφ。〜φ７の８相であるので、入力信号と分周器
２５の出力信号の定常位相誤差は１００／１６　　ζ　
６％ となる。従って、定常位相誤差はクロック信号の位相が
何相であるかということと、分周器２５の分周比がいく
つであるかということにより定まるので、クロック発振
器の特性や要求される定常位相誤差の大きさに応じて、
適当な値に設定することが可能である。具体的には、例
えばクロック信号がφ。〜φ７の８相であってその周波
数がディジタル入力信号の４倍であるときには、分周器
２５の分周比は１／４になって定常位相誤差は’１００
／３２　　ζ　３％ となる。また、例えばクロック信号がφ０〜φ３の４相
であって周波数がディジタル入力信号の４倍でおるとき
には、分周器２５の分周比は１／４になって定常位相誤
差は １００／１６　　”ｉ　　６％ となる。

一方、上記のようにアップダウンカウンタ３１およびデ
ータセレクタ３２による位相制御がなされている状態で
、なおもディジタル人力信号と出力信号の位相にずれが
あるときには、進み入力信号おるいは遅れ入力信号によ
りランダムウオークフィルタ２２から進み制御信号ある
いは遅れ制御信号が出力される。すると、進み制御信号
が出力されたときは位相制御器２４によってクロック信
号に例えば１つのパルスが付加され、従って分周器２５
からの出力信号の位相は進み方向に制御される。これに
対し、遅れ制御信号が出力されたときは位相制御器２４
によってクロック信号から例えば１つのパルスが除去さ
れ、従って分周器２５からの出力信号の位相は遅れ方向
に制御されることになる。

次に、第２の発明の第１実施例を第３図により説明する
。

第３図はこの実施例の構成を示すブロック図である。そ
して、これが前述の第１の発明の実施例と異なる点は、
ローパスフィルタとしての機能を有するランダムウオー
クフィルタと、位相制御器とが設けられていないことで
ある。すなわち、データセレクタ３２の出力は直接に分
周器２５に与えれられる構成となっている。

このような構成によっても、第１図のものと同様にデー
タセレクタ３２は位相のずれ傾向に応じたクロック信号
を複数のクロック信号φ。〜φ。

から選択するので、位相補正が施された出力信号を与え
ることが可能になる。このとき、クロック信号が（ｎ＋
１＞相であって分周器２５の分周比が１／ｄでおるとき
には、１００／ｄ　（ｎ＋１）の定常位相誤差となる。

従って、例えばディジタル人力信号が１００ＭＨ２の高
周波であっても、クロック信号が８相で分周器２５の分
周比が１／２であるときは、２００ＭＨ２のクロック信
号によって １００／”１６　　ｉ　６％ の定常位相誤差となる。

次に、第２の発明の第２実施例を第４図により説明する
。

第４図はこの実施例の構成を示すブロック図で必る。そ
して、これが前述の第１実施例と異なる点は、２値位相
比較器２１の出力側にランダムウオークフィルタ２２が
設けられ、そこからの進み制御信号および遅れ制御信号
がアップダウンカウンタ３１に与えられていることであ
る。このために、進み入力指示信号おるいは遅れ入力指
示信号が２値位相比較器２１から出力されても、直ちに
データセレクタ３２によってタロツク信号が選択される
ことはない。すなわち、進み入力指示信号あるいは遅れ
入力指示信号はいったんランダムウオークフィルり２２
でカウントされ、そこからキャリー出力あるいはポロー
出力があったときのみアップダウンカウンタ３１はカウ
ントを行なうことになる。

第２実施例は上記のように構成されているので、ディジ
タル入力信号の過渡的な位相変動を緩和することが可能
である。すなわち、第１実施例のものではディジタル入
力信号と出力信号に位相差があると直ちにクロック信号
φ０〜φ。は異なるものに変えられるが、第２実施例の
ものでは位相差がある程度継続しないと、クロック信号
φ０〜φ。は変えられることはない。

第１および第２の発明は上記の実施例に限定されるもの
ではなく、種々の変形が可能である。

例えば、分周器を設けることは必須ではなく、クロック
信号とディジタル入力信号の周波数が一致するときには
、分周器を省略することも可能でおる。但し、この場合
にはクロック信号がφ。〜φ、の（ｎ＋１　＞相である
ときには、定常位相誤差は分周比が１／ｄの分周器を設
けるときに比べてｄ倍、となる。

また、実施例では位相傾向検出手段をアップダウンカウ
ンタあるいはこれとランダムウオークフィルタの組合せ
で構成したが、他の回路手段により実現することも可能
である。ざらに、セレクト手段あるいはセレノｌへ出力
手段も、実施例のデータセレクタに限らず種々のもので
置き換えることが可能である。

ざらにまた、進み入力指示信号あるいは進み制御信号で
アップカウントし、遅れ入力指示信号あるいは遅れ制御
信号でダウンカウントすることは必須ではなく、例えば
これらを逆にしてもよい。

（発明の効果） 以上、詳細に説明した通り本発明では、セレクト手段は
ずれ傾向検出信号が示す位相のずれ傾向に対応したクロ
ック信号を、クロック出力手段からの複数のクロック信
号より選択するので、タロツク出力手段に特に高周波の
動作を要求することなく、位相補正が施された信号を出
力することができる。従って、゛クロック発１辰器とし
て高周波のものを用いることなく、高速、高周波動作に
適したディジタル位相同期ループを実現できる効果があ
る。

【図面の簡単な説明】

第１図は本出願の第１の発明に係る実施例装置の構成を
示すブロック図、第２図はクロック信号の波形の一例を
示す図、第３図および第４図は本出願の第２の発明に係
る第１および第２実施例の装置のそれぞれの構成を示す
ブロック図、第５図は従来装置の一例の構成を示すブロ
ック図、第６図は第５図に示すランダムウオークフィル
タの詳細な構成図である。 ２１・・・２値位相比較器、２２・・・ランダムウ７ｔ
　−クフィルタ、２４・・・位相制御器、２５・・・分
周器、３１・・・アップダウンカウンタ、３２・・・デ
ータセレクタ、φ０〜φ、・・・クロック信号。 特許出願人　　住友電気工業株式会社 代理人弁理士　　　長谷用　　芳　　樹Ｓロック信号の
波形 第２図 手続補正書　　　　８ 昭和６２年７月１０日　　　（１） 特許庁長官　小川　邦夫　殿　　　　　　　　　　であ
補正の内容 明細書第８頁第８行「誤差は１００／Ｎ％す、」を「位
相制御器による１パルスの例加いは除去はΔ＝３６０°
／Ｍの位相変化に対るため、定常位相誤差は士△／２以
内となり、えば」と訂正する。 同第８頁第９行の「約６％となる。」を１．２５°以内
となる。」と訂正づる。 同第１５頁第３行、第１８行および第１７６行のｒ１０
０／１６’、６％」をｒ３６０／≦１１．２５°」と訂
正する。 同第１５頁第１３行のｒ１００／３２”＝３をｒ３６０
／６４≦５．６２５°」と訂正す同第１６頁第２行の「
デジイタル」を「デタル」と訂正する。

Claims (1)

1. 【特許請求の範囲】 １、入力信号の位相を判別して進み入力指示信号または
   遅れ入力指示信号を選択的にランダムウォークフィルタ
   に供給し、このランダムウォークフィルタからの進み制
   御信号または遅れ制御信号を選択的に位相制御手段に供
   給することにより、位相補正が施された信号を出力する
   ディジタル位相同期ループにおいて、 前記進み入力指示信号および遅れ入力指示信号を入力し
   て位相のずれ傾向を示すずれ傾向検出信号を出力する位
   相ずれ傾向検出手段と、互いに位相の異なる複数のクロ
   ック信号を出力するクロック出力手段と、前記ずれ傾向
   検出信号が示す前記位相のずれ傾向に対応するクロック
   信号を前記複数のクロック信号から選択し、これを前記
   位相制御手段に出力するセレクト手段とを備えることを
   特徴とするディジタル位相同期ループ。 ２、前記位相ずれ傾向検出手段は前記進み入力指示信号
   をアップカウントし、前記遅れ入力指示信号をダウンカ
   ウントするアップダウンカウンタを有し、 前記セレクト手段は前記アップダウンカウンタの出力に
   もとづいて前記クロック出力手段からのクロック信号を
   選択するデータセレクタを有することを特徴とする特許
   請求の範囲第１項記載のディジタル位相同期ループ。 ３、入力信号の位相を判別することにより選択的に得ら
   れる進み入力指示信号または遅れ入力指示信号にもとづ
   いて、位相補正が施された信号を出力するディジタル位
   相同期ループにおいて、前記進み入力指示信号および遅
   れ入力指示信号を入力して位相のずれ傾向を示すずれ傾
   向検出信号を出力する位相ずれ傾向検出手段と、互いに
   位相の異なる複数のクロック信号を出力するクロック出
   力手段と、前記ずれ傾向検出信号が示す前記位相のずれ
   傾向に対応するクロック信号を前記複数のクロック信号
   から選択し、これを前記位相補正が施された信号として
   出力するセレクト出力手段とを備えることを特徴とする
   ディジタル位相同期ループ。 ４、前記セレクト出力手段は前記選択されたクロック信
   号を分周する分周器を有することを特徴とする特許請求
   の範囲第３項記載のディジタル位相同期ループ。 ５、前記位相ずれ傾向検出手段は前記進み入力指示信号
   をアップカウントし、前記遅れ入力指示信号をダウンカ
   ウントするアップダウンカウンタを有し、 前記セレクト出力手段は前記アップダウンカウンタの出
   力にもとづいて前記クロック出力手段からのクロック信
   号を選択するデータセレクタを有することを特徴とする
   特許請求の範囲第３項記載のディジタル位相同期ループ
   。 ６、前記位相ずれ傾向検出手段は前記進み入力指示信号
   または遅れ入力指示信号を選択的に入力し、進み制御信
   号または遅れ制御信号を選択的に出力するランダムウォ
   ークフィルタを有し、このランダムウォークフィルタの
   出力にもとづいて前記位相のずれ傾向を示すずれ傾向検
   出信号を出力することを特徴とする特許請求の範囲第３
   項または第４項記載のディジタル位相同期ループ。 ７、前記位相ずれ傾向検出手段は前記進み制御信号をア
   ップカウントし、前記遅れ制御信号をダウンカウントす
   るアップダウンカウンタを有し、前記セレクト出力手段
   は前記アップダウンカウンタの出力にもとづいて前記ク
   ロック出力手段からのクロック信号を選択するデータセ
   レクタを有することを特徴とする特許請求の範囲第６項
   記載のディジタル位相同期ループ。