JPS63287045A - 光半導体装置の製造方法 - Google Patents

光半導体装置の製造方法

Info

Publication number
JPS63287045A
JPS63287045A JP62122720A JP12272087A JPS63287045A JP S63287045 A JPS63287045 A JP S63287045A JP 62122720 A JP62122720 A JP 62122720A JP 12272087 A JP12272087 A JP 12272087A JP S63287045 A JPS63287045 A JP S63287045A
Authority
JP
Japan
Prior art keywords
resin
leads
cradle
parts
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62122720A
Other languages
English (en)
Inventor
Hirofumi Shindo
弘文 進藤
Masaru Kawamoto
河本 勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP62122720A priority Critical patent/JPS63287045A/ja
Publication of JPS63287045A publication Critical patent/JPS63287045A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は光半導体装置の製造方法に関1−1特に多種の
形状要求に適用できる光半導体装置の製造方法に関する
〈発明の概要〉 本発明はリードフレームのリードの端部に、光半導体装
置を構成する単位ごとの樹脂部を形成し、該樹脂部を任
意の位置で切断し、リードフレームの不要部分を除去す
ることにより、樹脂部を形成する際に発生するゲートバ
リも合わせて除去することができ、切断位置の変更によ
って高さの異なる樹脂部をもつリードフレームを共通設
備にて製造できる。
〈従来の技術〉 従来、発光ダイオード、ホトトランジスタ等の光半導体
装置には、第7図および第8図に示す構造のものが知ら
れている。
すなわち、第7図に示す前者は、セラミックステムlの
ヘッド2の上に発光チップ3を導電性接着材を使用し、
接着する。さらに、チップ3の電極をワイヤ4を使用し
、端子5へ接続する。この後、チップとワイヤの保護及
び、レンズ効果を得るために、透光性樹脂6にて成型す
る方法が一般に適用されてきた。しかし、本セラミック
ステムを使用した製品は、次の様な問題点がある。
1、 セラミックステム自体が、本体、セラミック部、
リードピン2本の3部品で構成されており、これを固定
する為にガラスを使用しており、製造工程上単価が高い
2、セラミックステムが、部品メーカーごとにバラバラ
で納入される為、アセンブリ工程に投入する時、又、工
程の途中で整列させ、治工具に固定しなければならない
為、生産工数が多くなり、単価を安くできない。
3、各種ユーザーよりの形状変更要求に対し、個別にセ
ラミック金型を作成する必要がある。
4、アセンブリ工程でステムを別治具に配列させる為、
部品間のピッチ精度が悪く工程の自動化が困難である。
このような欠点に対し、第7図に示す後者は、リードフ
レームを利用したトランスファー成型によるものである
これは、必要な部分に銀メッキ等が施されたすよりダイ
ボンドされているとともに、このチップ3がワイヤ4に
よってリード7の他方に電気的に接続されている。そし
て透光性樹脂6により発光チップ3を被覆して、かつレ
ンズ効果をもたせて封止された構造になっている。
この構造は、自動化ラインを適用して安価に多量生産で
きるが、種々の形状要求に対し容易に対応できない欠点
がある。また基板への実装面の小スペースメリット等の
点で、前者のセラミックタイプのものより劣っている。
〈発明が解決しようとする問題点〉 本発明は、上記の事情を考慮してなされたものであって
、セラミックタイプのメリットを有しつつ、安価にしか
も多種の形状要求に対して容易に対応できる光半導体装
置の製造方法を提供することを目的としている。
ぐ問題点を解決するための手段〉 本発明による光半導体装置の製造方法は、平行な2本の
クレードルの相互間にこれと直交する方向に複数本を一
組として複数組のリードを有し、かつこれらのリードと
直交する方向にタイバーを有してなるリードフレームを
作製し、このリードフレームの上記タイバーと一方のク
レードル間にあって、樹脂を導くゲート部を上記各組リ
ード間を連結して、上記一方のクレードル側に設定し、
上記リードの端部に各組ごとの樹脂部を形成し、この樹
脂部を任意の位置で切断して上記ゲート部と上記一方の
クレドールを除去することを特徴とする。
く作用〉 本発明によれば、上記のように樹脂部を切断してゲート
部とクレードルを除去することにより、樹脂部を形成す
る際に発生するゲートパリも合わせて除去することがで
き、かつ樹脂部の切断位置を変えることにより、樹脂部
の寸法を変えることが可能である。
このように、樹脂部及びリードフレームの他方のクレー
ドルを切断分離すると同時にゲートバリを除去し、種々
の形状要求に対応して高さの異なる樹脂部をもつリード
フレームを共通設備にて生産できる。
〈実施例〉 以下、図面に基づき本発明の詳細な説明する。
まず第1図に示すように、平行な2本のクレードルll
a、llbの相互間に、これと直交する方向に複数本を
一組として複数組のり−ドllcを有し、かつこれらの
リードllcと直交する方向にタイバー 11 aを有
してなるリードフレーム11を作製する。このフレーム
11は金型で打抜き加工するか或いは化学処理によりエ
ツチング加工して作製される。
次に、第2図のように、このリードフレーム11のタイ
バーlidと一方のクレードルlla間にあつて、樹脂
を導くゲート部12を各組す−ドllc間を連結して一
方のクレードルlla側に設定し、各組リードllcの
端部を樹脂によって成型し、各組ごとの樹脂部13を形
成する。
このときの成型方法として、トランスファモールド法ま
たはインジェクションモールド法がアル。
また、使用する樹脂は150℃以上の耐熱性を有するも
のであれば、熱硬化性または熱可塑性のどちらを用いて
も良い。
この後、図示の如く連なったリードフレーム11の樹脂
部13を、この樹脂部13内のり−ドlieとともに、
リードllcに直交する平面の任意の位置(図中、点線
部)で切断し、樹脂部13に付着したゲートバリ部と一
方のクレードル11aを除去する。このとき、樹脂部1
3の切断位置を変えることにより、樹脂部寸法が任意に
設定できるので、ユーザーからの寸法変更の要望に対し
容易に対応できる。
第3図(a)(b)は、樹脂部13内のリードフレーム
の側面図及び上面図を示す。
このようにして得られたリードフレーム11に必要な部
分にメッキを施し、従来と同様のアセンブリによって光
半導体装置を製造する。すなわち、第3図に示す如く、
樹脂細切断面において露出したリード端11cの一方に
発光チップ14をダイボンドするとともに、発光チップ
14をワイヤ15によって他方のリード端11cに電気
的に接続し、さらに透光性樹脂16により被覆してレン
ズ部を形成する。この後、タイバーlid及び他方のク
レードルllbを第4図の破線部より金型で切断分離す
る。
ところで、樹脂部13を成形する際、第2図に示したゲ
ート部の構造では、多数連結されたキャビティの成型に
対し条件が狭く、成型不良が生じ易い。
そこで、第5図のようにゲート17bの方向を各組す−
ドllc間の連結部17aに対して垂直方向に導出1−
た構造としても良い。後者によれば、より成型安定性を
高めることができる。
第6図は本発明によって製造された光半導体装置の一例
を示す。
第6図のものは、第7図のセラミックタイプのリードピ
ッチと同等で、小スペースの特質もセラミックタイプと
同様に維持できる。また、自動化ラインを適用して光半
導体装置を安価に製造することができる。特に、本発明
によれば、樹脂部を任意の位置で切断することによって
、種々の形状要求に対応して高さの異なる樹脂部をもつ
ようにでき、しかも樹脂部に付着したゲートバリ部もこ
れと同時に除去できる。
〈発明の効果〉 以上述べてきたように本発明によれば、樹脂部を任意の
位置で切断し、クレードル部を除去することにより、樹
脂部13内に発生したゲートバリ部も合わせて除去する
ことができ、かつ樹脂部の切断位置を変えることにより
、樹脂部の寸法を容易に変更することができる。したが
って、種々の形状要求に対応【−で高さの異なる樹脂部
をもつリードフレームを共通設備にて生産できる。
さらにこのようなリードフレームを用いれば、安価にし
力為も多種の形状要求に対して容易に対応できる光半導
体装置を提供できる。
【図面の簡単な説明】
第1図乃至第4図は本発明の一実施例を示す工程図、第
5図は本発明の他の実施例の第3図相当図、第6図は本
発明の方法による光半導体装置の一例を示す断面図、第
7図はセラミックステムを使用した従来例の断面図、第
8図はリードフレームを使用した異なる従来例の断面図
である。 11・・・リードフレーム、   lla、llb・・
・クレードル、   11c・・・リ−)II、   
lid・・・タイバー、   12・・・ゲート部、 
  13・・・樹脂部。 代理人 弁理士 杉 山 股 至(他1名)第11! +2リー=トIP                 
                       if
f!!II第7図 第8図

Claims (1)

    【特許請求の範囲】
  1. 1、平行な2本のクレードルの相互間にこれと直交する
    方向に複数本を一組として複数組のリードを有し、かつ
    これらのリードと直交する方向にタイバーを有してなる
    リードフレームを作製し、このリードフレームの上記タ
    イバーと一方のクレードル間にあって、樹脂を導くゲー
    ト部を上記各組リード間を連結して上記一方のクレード
    ル側に設定し、上記リードの端部に各組ごとの樹脂部を
    形成し、この樹脂部を任意の位置で切断して上記ゲート
    部と上記一方のクレードルを除去することを特徴とする
    光半導体装置の製造方法。
JP62122720A 1987-05-19 1987-05-19 光半導体装置の製造方法 Pending JPS63287045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62122720A JPS63287045A (ja) 1987-05-19 1987-05-19 光半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62122720A JPS63287045A (ja) 1987-05-19 1987-05-19 光半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63287045A true JPS63287045A (ja) 1988-11-24

Family

ID=14842921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62122720A Pending JPS63287045A (ja) 1987-05-19 1987-05-19 光半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63287045A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0160560U (ja) * 1987-10-09 1989-04-17
JPH0160559U (ja) * 1987-10-09 1989-04-17

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0160560U (ja) * 1987-10-09 1989-04-17
JPH0160559U (ja) * 1987-10-09 1989-04-17

Similar Documents

Publication Publication Date Title
US6593840B2 (en) Electronic packaging device with insertable leads and method of manufacturing
JP4065051B2 (ja) 表面実装ledとその製造方法
JP2565091B2 (ja) 半導体装置およびその製造方法
JPH07326797A (ja) 側面発光型の半導体発光装置を製造する方法
JP2000196153A (ja) チップ電子部品およびその製造方法
JPS63287045A (ja) 光半導体装置の製造方法
JPS63258050A (ja) 半導体装置
JP3139613B2 (ja) 表面実装型半導体発光装置及びその製造方法
JPH065926A (ja) チップ形発光ダイオード
JPS6238863B2 (ja)
JPH08186284A (ja) 表面実装型フォトカプラ及びその製造方法
JPH0685327A (ja) 光半導体装置の製造方法
JP2000269544A (ja) 受発光素子の及びその製造方法
JPH0529662A (ja) 光半導体装置
JPS6234154B2 (ja)
JPS59177978A (ja) マルチチヤンネル型半導体光結合装置
JPH0414944Y2 (ja)
JPH0690028A (ja) 表面実装型ledの製造方法
JPH04284656A (ja) 樹脂封止形半導体装置およびリードフレーム
JPS6028141Y2 (ja) 光結合器
JPS6017411A (ja) 光モジユ−ル
JP3010776B2 (ja) 光モジュールおよびその製造方法
JPH0355989B2 (ja)
JPS6141110A (ja) 光半導体装置
JPH06169054A (ja) リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法