JPS63287038A - パッケ−ジ構造 - Google Patents
パッケ−ジ構造Info
- Publication number
- JPS63287038A JPS63287038A JP62121196A JP12119687A JPS63287038A JP S63287038 A JPS63287038 A JP S63287038A JP 62121196 A JP62121196 A JP 62121196A JP 12119687 A JP12119687 A JP 12119687A JP S63287038 A JPS63287038 A JP S63287038A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- chip
- substrate
- lsi chip
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 229910000679 solder Inorganic materials 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000002844 melting Methods 0.000 claims abstract description 37
- 230000008018 melting Effects 0.000 claims abstract description 36
- 239000000919 ceramic Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 25
- 238000005476 soldering Methods 0.000 claims description 18
- 238000005219 brazing Methods 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 5
- 230000004927 fusion Effects 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 229910000833 kovar Inorganic materials 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052593 corundum Inorganic materials 0.000 abstract description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 description 19
- 238000001816 cooling Methods 0.000 description 8
- 238000005304 joining Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000000498 cooling water Substances 0.000 description 5
- 239000004519 grease Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000002470 thermal conductor Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 230000008602 contraction Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 101000793686 Homo sapiens Azurocidin Proteins 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Packaging Frangible Articles (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、LSIチップを直接半田付により基板上に搭
載しかつキャップでチップを気密を封止するパッケージ
構造に係り、特にチップを外部から高効率に冷却可能で
しかも長期の気密信頼性を得るのに好適なパッケージの
封止構造に関する。
載しかつキャップでチップを気密を封止するパッケージ
構造に係り、特にチップを外部から高効率に冷却可能で
しかも長期の気密信頼性を得るのに好適なパッケージの
封止構造に関する。
大型計算機に代表される電子装置においては、処理速度
の向上を図るため、半導体素子の高集積化並びに大電力
化が増々進められている。また、その集積回路チップ間
の接続配線長をできるだけ短かくするため、パッケージ
の小型化並びにパッケージの基板への高密度実装化が進
められている。
の向上を図るため、半導体素子の高集積化並びに大電力
化が増々進められている。また、その集積回路チップ間
の接続配線長をできるだけ短かくするため、パッケージ
の小型化並びにパッケージの基板への高密度実装化が進
められている。
従来のLSIチップを搭載したパッケージにおいては、
チップ内の半導体素子の集積度が低くチップから外部へ
取り出す信号端子数が少なかったため、チップ端子と基
板の内部端子とを柔軟性のあるAu線やフィルム゛導体
を用いるワイヤボンディング法やテープキャリア法で接
続でき、このためチップをキャップの天井に金属的に接
合しても基板とキャップの接合部に熱的な応力が発生す
ることがなく、高気密性を維持してチップから発生する
熱を効率よく外部に放出する構造を実現することが可能
であった。しかし、チップからの信号端子数が500〜
1000を超えるような超大規模集積回路チップの場合
には、チップ端子と基板の内部端子とを柔軟性のある線
やフィルムで繋ぐことが困難となり、チップ全面に配置
された端子と基板側端子とを半田で接続する方式(CC
B法)しか採り得なくなる。第7図は、CCB法により
LSIチップ2をキャリア基板1に搭載し、キャップ3
とチップ2間及びキャップ3とキャリア基板1間を低融
点半田で接合した場合のパフケージ断面構造を示す0図
において、8はスルーホール導体、7は外部接続端子、
5は内部端子、4はチップ端子である。全体の組立手順
は、チップ2をキャリア基板1にCCB法で半田接続し
た後で、キャップとチップ間及びキャップとキャリア基
板間をCCB接続部の半田の融点より低い温度で半田接
合している。
チップ内の半導体素子の集積度が低くチップから外部へ
取り出す信号端子数が少なかったため、チップ端子と基
板の内部端子とを柔軟性のあるAu線やフィルム゛導体
を用いるワイヤボンディング法やテープキャリア法で接
続でき、このためチップをキャップの天井に金属的に接
合しても基板とキャップの接合部に熱的な応力が発生す
ることがなく、高気密性を維持してチップから発生する
熱を効率よく外部に放出する構造を実現することが可能
であった。しかし、チップからの信号端子数が500〜
1000を超えるような超大規模集積回路チップの場合
には、チップ端子と基板の内部端子とを柔軟性のある線
やフィルムで繋ぐことが困難となり、チップ全面に配置
された端子と基板側端子とを半田で接続する方式(CC
B法)しか採り得なくなる。第7図は、CCB法により
LSIチップ2をキャリア基板1に搭載し、キャップ3
とチップ2間及びキャップ3とキャリア基板1間を低融
点半田で接合した場合のパフケージ断面構造を示す0図
において、8はスルーホール導体、7は外部接続端子、
5は内部端子、4はチップ端子である。全体の組立手順
は、チップ2をキャリア基板1にCCB法で半田接続し
た後で、キャップとチップ間及びキャップとキャリア基
板間をCCB接続部の半田の融点より低い温度で半田接
合している。
次に第8図は、各接合部に発生する熱応力を防−ぐため
有機材を用いて封止したパッケージの断面構造を示す。
有機材を用いて封止したパッケージの断面構造を示す。
キャップ3とチップ2間を高熱伝導グリース75で熱的
に接続し、キャップ3とキャリア基板1間を有機接着剤
76で封止している。高熱伝導グリースを用いた場合は
、耐熱性の点から半田封止接合の適用が困難である。
に接続し、キャップ3とキャリア基板1間を有機接着剤
76で封止している。高熱伝導グリースを用いた場合は
、耐熱性の点から半田封止接合の適用が困難である。
上記第7図に示す構造においては、キャリア基板はセラ
ミック類で、キャップはセラミックあるいは金属で構成
されているのが普通である。この場合、両者は剛性が高
いため、封止のための低融点半田接合工程において、キ
ャップ/チップ間とキャップ/キャリア基板間の半田厚
さや冷却速度の違いなどによって各々の低融点半田接合
部の熱収縮量に差が生じ、そのときの熱応力によって半
田接合部に亀裂が発生する。亀裂がキャップ/チップ間
に発生した場合は放熱特性の著しい劣化を招き、キャッ
プ/キャリア基板間に発生した場合は気密性の低下を引
き起すという問題がある。この構造において、低融点半
田接合部に亀裂を生じない接合条件を選定することは非
常に困難である。
ミック類で、キャップはセラミックあるいは金属で構成
されているのが普通である。この場合、両者は剛性が高
いため、封止のための低融点半田接合工程において、キ
ャップ/チップ間とキャップ/キャリア基板間の半田厚
さや冷却速度の違いなどによって各々の低融点半田接合
部の熱収縮量に差が生じ、そのときの熱応力によって半
田接合部に亀裂が発生する。亀裂がキャップ/チップ間
に発生した場合は放熱特性の著しい劣化を招き、キャッ
プ/キャリア基板間に発生した場合は気密性の低下を引
き起すという問題がある。この構造において、低融点半
田接合部に亀裂を生じない接合条件を選定することは非
常に困難である。
一方、第8図に示す構造においては、熱伝導グリース自
体の熱伝達率が金属に比べて1/lO近く低いため、チ
ップから発生する熱の放散性に限界があり、また樹脂の
ような有機接着剤によってパッケージの気密封止接合を
行った場合、水分等が樹脂中を透過するため完全な気密
性が得られず、水分による半田接続部や配線部の腐食な
ど、パッケージとしての信軌性が低いという問題がある
。
体の熱伝達率が金属に比べて1/lO近く低いため、チ
ップから発生する熱の放散性に限界があり、また樹脂の
ような有機接着剤によってパッケージの気密封止接合を
行った場合、水分等が樹脂中を透過するため完全な気密
性が得られず、水分による半田接続部や配線部の腐食な
ど、パッケージとしての信軌性が低いという問題がある
。
本発明の目的は、LSIチップを直接半田付により基板
上に搭載し、チップをキャップにより気密に封止するパ
ッケージ構造において、キャップとチップ間及びキャッ
プと基板間を低融点半田等を用いて金属的に接合でき、
チップから発生する熱を高効率に外部へ伝達できて冷却
性能に優れかつ気槽信頼性にも優れたパッケージ構造を
提供することである。
上に搭載し、チップをキャップにより気密に封止するパ
ッケージ構造において、キャップとチップ間及びキャッ
プと基板間を低融点半田等を用いて金属的に接合でき、
チップから発生する熱を高効率に外部へ伝達できて冷却
性能に優れかつ気槽信頼性にも優れたパッケージ構造を
提供することである。
本発明の他の目的は、気密封止接合部を外部から観察可
能な構造とし、気密封止接合条件のオンライン制御や品
質検査を容易にし、パッケージングの不良率を低減して
生産性を高めることにある。
能な構造とし、気密封止接合条件のオンライン制御や品
質検査を容易にし、パッケージングの不良率を低減して
生産性を高めることにある。
上記目的は、キャップと基板間の気密封止接合部に所要
方向に変形可能な金属薄板部材を介在させ、キャップと
金属薄板部材間及び金属薄板部材と基板間を半田付ある
いはろう付あるいは融接で接合し、キャップとチップ間
を直接半田で接合することにより達成される。
方向に変形可能な金属薄板部材を介在させ、キャップと
金属薄板部材間及び金属薄板部材と基板間を半田付ある
いはろう付あるいは融接で接合し、キャップとチップ間
を直接半田で接合することにより達成される。
さらには、金属薄板部材として金属薄板を部分的に積層
接合することによって組立てられたジャバラ状構造体を
用いる構造とすること、あるいは、キャップ材質として
高熱伝導かつ低熱膨脹のセラミックを用い、キャップと
チップ背面とを低融点半田で金属的に接合する構造とす
ることで、より高放熱性かつ高気密・高信頼性のパッケ
ージが得られる。
接合することによって組立てられたジャバラ状構造体を
用いる構造とすること、あるいは、キャップ材質として
高熱伝導かつ低熱膨脹のセラミックを用い、キャップと
チップ背面とを低融点半田で金属的に接合する構造とす
ることで、より高放熱性かつ高気密・高信頼性のパッケ
ージが得られる。
上記の他の目的は、キャップをセラミック基板に接合し
てチップを気密に封止するパッケージ構造において、接
合のためのメタライズ層形成部位をセラミック基板の側
面及びキャップの側面とし、メタライズ層を覆う状態の
金属薄板部材を介して半田付あるいはろう付等によって
金属的に気密封止することによって達成される。
てチップを気密に封止するパッケージ構造において、接
合のためのメタライズ層形成部位をセラミック基板の側
面及びキャップの側面とし、メタライズ層を覆う状態の
金属薄板部材を介して半田付あるいはろう付等によって
金属的に気密封止することによって達成される。
零発′明において、キャップと基板の間に介在させた所
要方向に変形可能な金属薄板部材は、半田接合時に生じ
るキャップと基板の相対的な変位に対応して、小さな力
で所要方向に変形可能である。
要方向に変形可能な金属薄板部材は、半田接合時に生じ
るキャップと基板の相対的な変位に対応して、小さな力
で所要方向に変形可能である。
このことにより、基板にCCB接続されたLSIチップ
とキャップ及びキャップと基板を金属薄板部材を介して
低融点半田接合した場合でも、各々の低融点半田の凝固
収縮量の差による歪が金属薄板部材の変形によって吸収
できるため、低融点半田接合部に亀裂や残留応力の発生
しない良好な金属的接合が可能となり、放熱性が高くか
つ信顛性の高いパッケージを得ることが可能となる。
とキャップ及びキャップと基板を金属薄板部材を介して
低融点半田接合した場合でも、各々の低融点半田の凝固
収縮量の差による歪が金属薄板部材の変形によって吸収
できるため、低融点半田接合部に亀裂や残留応力の発生
しない良好な金属的接合が可能となり、放熱性が高くか
つ信顛性の高いパッケージを得ることが可能となる。
また、本発明では所要方向に変形可能な金属薄板部材と
して金属薄板を部分的に積層接合して組立てた接合ベロ
ーズを用いている。従来の塑性加工や電気メツキ法によ
り製造されるベローズでは、製造プロセス上ピッチを小
さくすることが困難で、また矩形の場合の角の鋭角的な
部分は寸法精度を上げるのが難しく、本発明の対象とす
る小型化パッケージへの適用は困難である。これに対し
て、積層接合によるベローズでは、フォトリソグラフィ
を利用した薄板のエツチング加工によるパターン形成が
可能であるため、任意の形状において数十ミクロン以下
の精度でベローズの製造が可能である。また、ベローズ
ピッチも最小が板厚程度まで小さくでき、ベローズ板厚
も10ミクロン程度まで可能である。このことにより、
キャップと基板の突合せ面形状と全く同等の金属ベロー
ズを実現可能となり、しかもベローズ長を1龍以下に薄
くできるため、キャップあるいは基板の形状や寸法を変
えることなくコンパクトなパッケージングが可能となる
。
して金属薄板を部分的に積層接合して組立てた接合ベロ
ーズを用いている。従来の塑性加工や電気メツキ法によ
り製造されるベローズでは、製造プロセス上ピッチを小
さくすることが困難で、また矩形の場合の角の鋭角的な
部分は寸法精度を上げるのが難しく、本発明の対象とす
る小型化パッケージへの適用は困難である。これに対し
て、積層接合によるベローズでは、フォトリソグラフィ
を利用した薄板のエツチング加工によるパターン形成が
可能であるため、任意の形状において数十ミクロン以下
の精度でベローズの製造が可能である。また、ベローズ
ピッチも最小が板厚程度まで小さくでき、ベローズ板厚
も10ミクロン程度まで可能である。このことにより、
キャップと基板の突合せ面形状と全く同等の金属ベロー
ズを実現可能となり、しかもベローズ長を1龍以下に薄
くできるため、キャップあるいは基板の形状や寸法を変
えることなくコンパクトなパッケージングが可能となる
。
さらに、本発明ではキャップ材質に高熱伝導・低熱膨脹
のセラミックを用いており、このことにより、Stチッ
プとキャップの熱膨張の差により低融点半田接合部に発
生する熱歪を小さくできるため、チップあるいは接合部
が損傷を受ける心配がなくなる。また、チップからの熱
を効率よくパフケージの外表面に伝えることができ、チ
ップの冷却性能を高めることが可能となる。
のセラミックを用いており、このことにより、Stチッ
プとキャップの熱膨張の差により低融点半田接合部に発
生する熱歪を小さくできるため、チップあるいは接合部
が損傷を受ける心配がなくなる。また、チップからの熱
を効率よくパフケージの外表面に伝えることができ、チ
ップの冷却性能を高めることが可能となる。
また、本発明ではセラミック製基板の側面とキャップの
側面とを金属薄板部材を用いて封止接合する構造として
いる。このことにより、接合部を外部から観察可能なた
め、半田接合時の目視検査あるいは接合部の温度検出に
よる接合条件の適応制御などにより接合部品質を改善で
き、不良率を低減して生産性を高めることができる。さ
らに、封止接合部のはんだ収縮等による熱歪が基板とキ
ャップの相対変位に影響を与えず、また、キャップと基
板の水平方向の変位を上記部材で吸収できる。
側面とを金属薄板部材を用いて封止接合する構造として
いる。このことにより、接合部を外部から観察可能なた
め、半田接合時の目視検査あるいは接合部の温度検出に
よる接合条件の適応制御などにより接合部品質を改善で
き、不良率を低減して生産性を高めることができる。さ
らに、封止接合部のはんだ収縮等による熱歪が基板とキ
ャップの相対変位に影響を与えず、また、キャップと基
板の水平方向の変位を上記部材で吸収できる。
以下、本発明の実施例を図面を用いて説明する。
第1図は、本発明によりシングルチップパッケージを構
成した場合の断面構造を示す。図において、キャップ3
とキャリア基板1の間にコバール製の金属ベローズ12
を挿入し、キャップ3とチップ2間及びキャップ3と金
属ベローズ12間及び金属ベローズ12とキャリア基板
1間をインジウムあるいはビスマスを主成分とする低融
点半田11.15゜16で接合している。キャップ3は
AINセラミック、キャリア基板はAl2O3セラミッ
クで構成されてお・す、半田付部は予めCrあるいはT
iを含む金属でメタライズされ、さらに半田とぬれ性の
よい金属がコーティングされている。組立方法は、キャ
リア基板とチップをまずCCB法によりPb −Sn半
田を用いて炉中リフロー半田付する6次に、低融点半田
を予め接合面にぬらしているキャップと金属ベローズを
所定の位置にセットし、減圧されたHe雰囲気の半田付
部を低温で封止接合とチップ/キャップ間の接合を行う
。
成した場合の断面構造を示す。図において、キャップ3
とキャリア基板1の間にコバール製の金属ベローズ12
を挿入し、キャップ3とチップ2間及びキャップ3と金
属ベローズ12間及び金属ベローズ12とキャリア基板
1間をインジウムあるいはビスマスを主成分とする低融
点半田11.15゜16で接合している。キャップ3は
AINセラミック、キャリア基板はAl2O3セラミッ
クで構成されてお・す、半田付部は予めCrあるいはT
iを含む金属でメタライズされ、さらに半田とぬれ性の
よい金属がコーティングされている。組立方法は、キャ
リア基板とチップをまずCCB法によりPb −Sn半
田を用いて炉中リフロー半田付する6次に、低融点半田
を予め接合面にぬらしているキャップと金属ベローズを
所定の位置にセットし、減圧されたHe雰囲気の半田付
部を低温で封止接合とチップ/キャップ間の接合を行う
。
本実施例によれば、キャップとチップ間及びキャップと
基板間を低融点半田を用いて接合しても、接合時に生じ
る変位を金属ベローズで吸収できるため、接合部に加わ
る応力を低減でき亀裂等の発生によるパッケージ不良を
防ぐことができる。また、チップからパッケージ外表面
まで高熱伝導材で繋っているため高い放熱性が得られ、
高集積大電力LSIであっても確実に冷却でき素子の寿
命を向上できる。また、パッケージ内を低圧lie雰囲
気としているため、各接合部には小さな圧縮力が働き、
疲労寿命の向上が図れてパッケージの信頼性が向上する
。
基板間を低融点半田を用いて接合しても、接合時に生じ
る変位を金属ベローズで吸収できるため、接合部に加わ
る応力を低減でき亀裂等の発生によるパッケージ不良を
防ぐことができる。また、チップからパッケージ外表面
まで高熱伝導材で繋っているため高い放熱性が得られ、
高集積大電力LSIであっても確実に冷却でき素子の寿
命を向上できる。また、パッケージ内を低圧lie雰囲
気としているため、各接合部には小さな圧縮力が働き、
疲労寿命の向上が図れてパッケージの信頼性が向上する
。
第2図は、本発明によるシングルチップパッケージ構造
の他の実施例である。図において、17が金属ベローズ
で、20はAgろう材、21は11と同じ低融点半田で
ある。組立手順は第1図の場合とほぼ同じであるが、キ
ャップ3と金属ベローズ17が予めAgろう付されてい
ること、及び金属ベローズ17とキャリア基板1の接合
部がキャリア基板の側面にまで及んでいる点が異なる。
の他の実施例である。図において、17が金属ベローズ
で、20はAgろう材、21は11と同じ低融点半田で
ある。組立手順は第1図の場合とほぼ同じであるが、キ
ャップ3と金属ベローズ17が予めAgろう付されてい
ること、及び金属ベローズ17とキャリア基板1の接合
部がキャリア基板の側面にまで及んでいる点が異なる。
本実施例によれば、第1図の場合と同様、パフケージン
グの信頬性向上が図れる。さらに、キャップと金属ベロ
ーズが予め接合されているため各部品の位置合せが容易
となり、また、金属ベローズとキャリア基板の気密封止
接合部が外部から観察できるため検査が容易となり、生
産性の向上が図れる。
グの信頬性向上が図れる。さらに、キャップと金属ベロ
ーズが予め接合されているため各部品の位置合せが容易
となり、また、金属ベローズとキャリア基板の気密封止
接合部が外部から観察できるため検査が容易となり、生
産性の向上が図れる。
第3図は、本発明によりマルチチップパッケージを構成
した場合の断面構造を示す。また、第4図は、第3図の
パッケージを気密封止接合するための接合方法の一実施
例を示す。まず第3図において、チップ2とキャップ3
はメタライズ層9゜10を介して低融点半田10により
接合されている。
した場合の断面構造を示す。また、第4図は、第3図の
パッケージを気密封止接合するための接合方法の一実施
例を示す。まず第3図において、チップ2とキャップ3
はメタライズ層9゜10を介して低融点半田10により
接合されている。
気密封止部は、キャップ3及びキャリア基板1の側面に
形成されたメタライズ層を介し、金属薄板の帯22をろ
う材あるいは半田材25.26によって接合した構造と
している。組立方法は、まずキャリア基板1とチップ2
をCCB法によって各端子間をPb −Sn半田で接合
し、次に、キャップ3とチップ2を不活性雰囲気の炉中
でメタライズ層を介して低融点半田付している。このと
き、キャップ3とキャリア基板1の間にはギャップを設
けておき低融点半田付後の熱収縮による変位を吸収でき
るような配置としている。
形成されたメタライズ層を介し、金属薄板の帯22をろ
う材あるいは半田材25.26によって接合した構造と
している。組立方法は、まずキャリア基板1とチップ2
をCCB法によって各端子間をPb −Sn半田で接合
し、次に、キャップ3とチップ2を不活性雰囲気の炉中
でメタライズ層を介して低融点半田付している。このと
き、キャップ3とキャリア基板1の間にはギャップを設
けておき低融点半田付後の熱収縮による変位を吸収でき
るような配置としている。
第3図に示すものにおいては、上記のように、組立手順
として基板とLSIチップをCCBはんだ付した後、キ
ャップとLSIチップの背面とを低融点はんだにより接
合し、最後にキャップと基板とを金属薄板を介して気密
に接合しており、キャップとチップ背面の接合時におい
てキャップの動きを拘束する部分がないため、低融点は
んだ接合部11に亀裂の発生することがない。また、次
の工程のキャップと基板の封止接合においては、接合構
造上はんだ部25に凝固収縮が生じてもキャップと基板
に相対的変位を与えるような働きはせず、はんだ接合部
11や25が破壊されることはない。すなわち、信頼性
の高い金属封止のパッケージが得られる。
として基板とLSIチップをCCBはんだ付した後、キ
ャップとLSIチップの背面とを低融点はんだにより接
合し、最後にキャップと基板とを金属薄板を介して気密
に接合しており、キャップとチップ背面の接合時におい
てキャップの動きを拘束する部分がないため、低融点は
んだ接合部11に亀裂の発生することがない。また、次
の工程のキャップと基板の封止接合においては、接合構
造上はんだ部25に凝固収縮が生じてもキャップと基板
に相対的変位を与えるような働きはせず、はんだ接合部
11や25が破壊されることはない。すなわち、信頼性
の高い金属封止のパッケージが得られる。
さらに、第3図の封止構造では、キャップと基板の熱膨
張差により生じる水平方向の歪を所要方向に変形可能な
金属薄板部材25で吸収できるため、パッケージの気密
性の寿命が向上する。また、上記封止構造では、、接合
部が外部に露出している構造であるため、接合部のみを
局部的に加熱する手法を採ることが可能であり、(例え
ばレーザー加熱、通電加熱等)従ってキャップと基板間
の熱歪を小さくできること、封止接合用のはんだ材料を
融点に関係なく自由に選定できること(接合部がパッケ
ージ内部にかくれた構造だと、外からの熱伝導による加
熱法しか採れず、この場合全体加熱となって、すでに使
われているはんだ材より低融点のものしか使用できなく
なる。)などの利点がある。
張差により生じる水平方向の歪を所要方向に変形可能な
金属薄板部材25で吸収できるため、パッケージの気密
性の寿命が向上する。また、上記封止構造では、、接合
部が外部に露出している構造であるため、接合部のみを
局部的に加熱する手法を採ることが可能であり、(例え
ばレーザー加熱、通電加熱等)従ってキャップと基板間
の熱歪を小さくできること、封止接合用のはんだ材料を
融点に関係なく自由に選定できること(接合部がパッケ
ージ内部にかくれた構造だと、外からの熱伝導による加
熱法しか採れず、この場合全体加熱となって、すでに使
われているはんだ材より低融点のものしか使用できなく
なる。)などの利点がある。
最後の気密封止方法を第4図を用いて説明する。
第4図のパッケージ27のキャップとキャリア基板の側
面にはメタライズ層が形成されている。そのメタライズ
層を覆える幅があり、接合面側にろう材あるいは半田材
をメッキ、蒸着、クラッド等の手段によって付着させた
低熱膨脹の金属帯29を、回転通電電極30.31によ
りメタライズ層に押し付け、電極間に電流を通電し金属
帯のジュール発熱を利用して接合している。接合中の電
極間の金属帯の温度は、赤外線温度計32.33によっ
て検出し、電流制御回路34によって金属帯の温度が一
定になるように電流値をフィードバック制御している。
面にはメタライズ層が形成されている。そのメタライズ
層を覆える幅があり、接合面側にろう材あるいは半田材
をメッキ、蒸着、クラッド等の手段によって付着させた
低熱膨脹の金属帯29を、回転通電電極30.31によ
りメタライズ層に押し付け、電極間に電流を通電し金属
帯のジュール発熱を利用して接合している。接合中の電
極間の金属帯の温度は、赤外線温度計32.33によっ
て検出し、電流制御回路34によって金属帯の温度が一
定になるように電流値をフィードバック制御している。
電極は回転しながら前進し、パッケージ27を一周して
気密封止接合を完了する。このときの雰囲気は、減圧さ
れたHe雰囲気とし、封止された内圧が大気に対して負
圧となるようにしている。
気密封止接合を完了する。このときの雰囲気は、減圧さ
れたHe雰囲気とし、封止された内圧が大気に対して負
圧となるようにしている。
本実施例によれば、第1図と同様に接合部の破損防止及
びチップの冷却性能向上及びCCB接続部の疲労寿命向
上が図れるため、パフケージとしての信頼性を大きく向
上できる。さらに、気密封止の接合法として、接合部を
加圧しながら加熱するパラレルシーム接合が採用でき、
しかも接合部の温度が高い温度の一定範囲内になるよう
フィードバック制御できるため、高品質の継手が得られ
、不良率の低減ならびに生産性の向上が図れる。
びチップの冷却性能向上及びCCB接続部の疲労寿命向
上が図れるため、パフケージとしての信頼性を大きく向
上できる。さらに、気密封止の接合法として、接合部を
加圧しながら加熱するパラレルシーム接合が採用でき、
しかも接合部の温度が高い温度の一定範囲内になるよう
フィードバック制御できるため、高品質の継手が得られ
、不良率の低減ならびに生産性の向上が図れる。
第5図は、本発明を大型パッケージのモジュールに適用
した場合の実施例を示す。図において、多層配線基板3
6上に搭載したLSIチップ38の上部に高熱伝導板4
3.45及び金属繊維44からなる柔軟性を有する熱伝
導体を低融点半田42で接合している。大型キャップ3
7は熱伝導性のよい銅で構成しており、キャップと熱伝
導体とは半田付により接合している。組立手順としては
、基板上にccB法によりLSIチップを搭載する。一
方、銅製キャップの方には、チップに対応する位置に柔
軟性を有する熱伝導体を半田付し、金属ベローズ46を
へり溶接により接合しておく。その両者を重ね合せて、
炉中でまずチップと熱伝導体とを低融点半田付し、次に
金属ベローズと配線基板のメタライズ層47とを半田付
あるいはろう付する。このときの加熱方法は、レーザー
や光ビーム加熱などの局部加熱法を採用し、CCB接続
部や低融点半田付部が再加熱されないようにしている。
した場合の実施例を示す。図において、多層配線基板3
6上に搭載したLSIチップ38の上部に高熱伝導板4
3.45及び金属繊維44からなる柔軟性を有する熱伝
導体を低融点半田42で接合している。大型キャップ3
7は熱伝導性のよい銅で構成しており、キャップと熱伝
導体とは半田付により接合している。組立手順としては
、基板上にccB法によりLSIチップを搭載する。一
方、銅製キャップの方には、チップに対応する位置に柔
軟性を有する熱伝導体を半田付し、金属ベローズ46を
へり溶接により接合しておく。その両者を重ね合せて、
炉中でまずチップと熱伝導体とを低融点半田付し、次に
金属ベローズと配線基板のメタライズ層47とを半田付
あるいはろう付する。このときの加熱方法は、レーザー
や光ビーム加熱などの局部加熱法を採用し、CCB接続
部や低融点半田付部が再加熱されないようにしている。
そして最後に、キャップ37を配線基板36に治具49
で押し付けて固定し、組立を完了する。
で押し付けて固定し、組立を完了する。
本実施例によれば、第1図と同様にモジュールの気密信
頼性及びチップの放熱性を高くすることができ、半導体
モジュールとしての信頼性向上を図れる。さらに、キャ
ップを配線基板に合せた低熱膨脹のセラミックではなく
、一般の金属例えば銅を用いることが可能となり、製造
コストの低減並びに冷却性能の大幅な向上が望める。
頼性及びチップの放熱性を高くすることができ、半導体
モジュールとしての信頼性向上を図れる。さらに、キャ
ップを配線基板に合せた低熱膨脹のセラミックではなく
、一般の金属例えば銅を用いることが可能となり、製造
コストの低減並びに冷却性能の大幅な向上が望める。
第6図は、本発明によるシングルチップパッケージを配
線基板に搭載し、半導体モジュールを構成したときの断
面構造を示す。図において、パッケージ(51,52,
53,54,55,56,57)は配線基板60に半田
接合され、パッケージ上部には金属ベローズ64を介し
て冷却水を循環している冷却ブロック63を低融点半田
付している。冷却水はモジュール上部に設けたハウジン
グ65から供給している。
線基板に搭載し、半導体モジュールを構成したときの断
面構造を示す。図において、パッケージ(51,52,
53,54,55,56,57)は配線基板60に半田
接合され、パッケージ上部には金属ベローズ64を介し
て冷却水を循環している冷却ブロック63を低融点半田
付している。冷却水はモジュール上部に設けたハウジン
グ65から供給している。
ハウジング65は支柱68によって機械的に配線基板に
固され、モジュール自体は外気に対して開放されている
。
固され、モジュール自体は外気に対して開放されている
。
本実施例によれば、チップが個別に気密封止されている
ためモジュールを封止する必要がなく、全体の組立てが
容易となる。また、冷却水配管系から水洩れが生じた場
合でもLSIチップが損傷することがなく保守性も向上
する。
ためモジュールを封止する必要がなく、全体の組立てが
容易となる。また、冷却水配管系から水洩れが生じた場
合でもLSIチップが損傷することがなく保守性も向上
する。
以上詳述したように、本発明によればキャップとLSI
チップを低融点半田接合しかつキャップと基板を金属的
に気密封止できるので、LSIチップの放熱性を高めて
長期に渡る高気密性を維持できるため、パフケージとし
ての信頼性を大幅に向上することができる。また、気密
封止接合のオンラインモニタ並びに外観検査が容易に行
えるため不良の低減と同時に生産性の向上が図れる。
チップを低融点半田接合しかつキャップと基板を金属的
に気密封止できるので、LSIチップの放熱性を高めて
長期に渡る高気密性を維持できるため、パフケージとし
ての信頼性を大幅に向上することができる。また、気密
封止接合のオンラインモニタ並びに外観検査が容易に行
えるため不良の低減と同時に生産性の向上が図れる。
、 第1図は、本発明によるシングルチップパソ’r−
ジの断面構造例、第2図は本発明によるシングルチップ
パッケージの他の断面構造例、第3図は本発明によるシ
ングルチップパッケージの他の断面構造例、第4図はパ
ッケージの封止接合方法を示す図、第5図は本発明を大
型パッケージへ適用した場合の断面構造例、第6図は本
発明によるパッケージを用いて半導体モジュールを構成
した場合の断面構造例、第7図は従来のCCB方による
パッケージ断面構造、第8図は有機材を用いて封止した
パッケージの断面構造を示す。 l・・・キャリア基板、2・・・LSIチップ、3・・
・キャップ、4・・・チップ端子、5・・・内部端子、
6・・・半田、7・・・外部接続端子、8・・・スルー
ホール導体、9、10.13.14・・・メタライズ層
、15.16.11・・・低融点半田、12・・・金属
ベローズ、17・・・金属ベローズ、18、19・・・
メタライズ層、20・・・ろう打部、21・・・低融点
半田、22・・・金属帯、23.24・・・メタライズ
層、25゜26・・・半田、27・・・パッケージ、2
8・・・金属帯ロール、29・・・金属帯、30.31
・・・回転通電電極、32・・・赤外線集光ヘッド、3
3・・・赤外線温度計、34・・・電流制御回路、35
・・・電源、36・・・配線基板、37・・・キャップ
、38・・・LSIチップ、39・・・チップ端子、4
0・・・基板端子、41・・・半田、42・・・低融点
半田、43.45・・・高熱伝導板、44・・・金属繊
維、46・・・金属ベローズ、47・・・メタライズ層
、48・・・溶接部、49・・・治具、50・・・ネジ
治具、51・・・キャリア基板、52・・・LSIチッ
プ、53・・・キャップ、54・・・半田接続部、55
・・・低融点半田、56・・・金属ベローズ、57・・
・基板外部端子、58・・・配線端子、59・・・半田
、60・・・配線基板、61・・・メタライズ層、62
・・・低融点半田、63・・・冷却ブロック、64・・
・ベローズ、65・・・ハウジング、66・・・冷却水
入口、67・・・冷却水出口、68・・・支柱、69.
70.72.73・・・メタライズ層、71、74・・
・低融点半田、75・・・熱伝導グリース、76・・・
有機接着剤。
ジの断面構造例、第2図は本発明によるシングルチップ
パッケージの他の断面構造例、第3図は本発明によるシ
ングルチップパッケージの他の断面構造例、第4図はパ
ッケージの封止接合方法を示す図、第5図は本発明を大
型パッケージへ適用した場合の断面構造例、第6図は本
発明によるパッケージを用いて半導体モジュールを構成
した場合の断面構造例、第7図は従来のCCB方による
パッケージ断面構造、第8図は有機材を用いて封止した
パッケージの断面構造を示す。 l・・・キャリア基板、2・・・LSIチップ、3・・
・キャップ、4・・・チップ端子、5・・・内部端子、
6・・・半田、7・・・外部接続端子、8・・・スルー
ホール導体、9、10.13.14・・・メタライズ層
、15.16.11・・・低融点半田、12・・・金属
ベローズ、17・・・金属ベローズ、18、19・・・
メタライズ層、20・・・ろう打部、21・・・低融点
半田、22・・・金属帯、23.24・・・メタライズ
層、25゜26・・・半田、27・・・パッケージ、2
8・・・金属帯ロール、29・・・金属帯、30.31
・・・回転通電電極、32・・・赤外線集光ヘッド、3
3・・・赤外線温度計、34・・・電流制御回路、35
・・・電源、36・・・配線基板、37・・・キャップ
、38・・・LSIチップ、39・・・チップ端子、4
0・・・基板端子、41・・・半田、42・・・低融点
半田、43.45・・・高熱伝導板、44・・・金属繊
維、46・・・金属ベローズ、47・・・メタライズ層
、48・・・溶接部、49・・・治具、50・・・ネジ
治具、51・・・キャリア基板、52・・・LSIチッ
プ、53・・・キャップ、54・・・半田接続部、55
・・・低融点半田、56・・・金属ベローズ、57・・
・基板外部端子、58・・・配線端子、59・・・半田
、60・・・配線基板、61・・・メタライズ層、62
・・・低融点半田、63・・・冷却ブロック、64・・
・ベローズ、65・・・ハウジング、66・・・冷却水
入口、67・・・冷却水出口、68・・・支柱、69.
70.72.73・・・メタライズ層、71、74・・
・低融点半田、75・・・熱伝導グリース、76・・・
有機接着剤。
Claims (1)
- 【特許請求の範囲】 1、セラミック基板上にフェイスダウンの直接半田付方
式でLSIチップが搭載され、キャップをセラミック基
板に接合してLSIチップを気密に封止するパッケージ
構造において、キャップとセラミック基板間に所要方向
に変形可能な金属薄板部材を介在させ、各接合部を半田
付あるいはろう付あるいは融接等の手段によって金属的
に気密封止したことを特徴とするパッケージ構造。 2、セラミック基板上にフェイスダウンの直接半田付方
式でLSIチップが搭載され、キャップをセラミック基
板に接合してLSIチップを気密に封止するパッケージ
構造において、キャップとセラミック基板間に金属薄板
を部分的に積層接合することによって組立てられたジャ
バラ構造体を介在させ、各接合部を半田付あるいはろう
付あるいは融接等の手段によって金属的に気密封止した
ことを特徴とするパッケージ構造。 3、チップキャリア基板上にLSIチップがCCB法で
半田付され、キャップをチップキャリア基板に接合して
LSIチップを気密に封止するパッケージ構造において
、キャップを高熱伝導で低熱膨脹のセラミックで構成し
、キャップの天井とLSIチップ背面を低融点半田で金
属的に接合し、かつキャップとチップキャリア基板間に
所要方向に変形可能な金属薄板部材を介在させ金属的に
気密封止したことを特徴とするパッケージ構造。 4、セラミック基板上にフェイスダウンの直接半田付方
式でLSIチップを搭載し、キャップをセラミック基板
に接合してLSIチップを気密に封止するパッケージ構
造において、接合のためのメタライズ層形成部位をセラ
ミック基板の側面及びキャップの側面とし、メタライズ
層を覆う状態の金属薄板部材を介して半田付あるいはろ
う付あるいは融接等の手段によって金属的に気密封止し
たことを特徴とするパッケージ構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62121196A JPS63287038A (ja) | 1987-05-20 | 1987-05-20 | パッケ−ジ構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62121196A JPS63287038A (ja) | 1987-05-20 | 1987-05-20 | パッケ−ジ構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63287038A true JPS63287038A (ja) | 1988-11-24 |
Family
ID=14805244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62121196A Pending JPS63287038A (ja) | 1987-05-20 | 1987-05-20 | パッケ−ジ構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63287038A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7091063B2 (en) * | 2000-08-31 | 2006-08-15 | Intel Corporation | Electronic assembly comprising solderable thermal interface and methods of manufacture |
JP2008034474A (ja) * | 2006-07-26 | 2008-02-14 | Sharp Corp | 伝熱シート及び基板装置 |
JP2009503857A (ja) * | 2005-07-28 | 2009-01-29 | インテヴァック インコーポレイテッド | 高真空容器用半導体ダイアタッチメント |
CN106206493A (zh) * | 2016-08-30 | 2016-12-07 | 深圳天珑无线科技有限公司 | 一种封装芯片的散热结构 |
CN112447631A (zh) * | 2020-11-09 | 2021-03-05 | 南昌航空大学 | 一种封装芯片的散热结构 |
-
1987
- 1987-05-20 JP JP62121196A patent/JPS63287038A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7091063B2 (en) * | 2000-08-31 | 2006-08-15 | Intel Corporation | Electronic assembly comprising solderable thermal interface and methods of manufacture |
JP2009503857A (ja) * | 2005-07-28 | 2009-01-29 | インテヴァック インコーポレイテッド | 高真空容器用半導体ダイアタッチメント |
JP2008034474A (ja) * | 2006-07-26 | 2008-02-14 | Sharp Corp | 伝熱シート及び基板装置 |
CN106206493A (zh) * | 2016-08-30 | 2016-12-07 | 深圳天珑无线科技有限公司 | 一种封装芯片的散热结构 |
CN112447631A (zh) * | 2020-11-09 | 2021-03-05 | 南昌航空大学 | 一种封装芯片的散热结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100294968B1 (ko) | 반도체기판용다층땜납밀봉밴드및그제조방법 | |
JP6602480B2 (ja) | 半導体装置 | |
US4506108A (en) | Copper body power hybrid package and method of manufacture | |
JPH0216762A (ja) | 電子デバイス・パツケージ | |
JPS61220359A (ja) | 半導体モジユ−ル冷却構造体 | |
KR101015749B1 (ko) | 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지 | |
JPH10308465A (ja) | 半導体基板用の鋳造金属シール | |
JPS63119552A (ja) | Lsiチツプ | |
JPH07202241A (ja) | 太陽電池、太陽電池の実装方法および太陽電池の製造方法 | |
JPS63287038A (ja) | パッケ−ジ構造 | |
JP2009147123A (ja) | 半導体装置及びその製造方法 | |
JPH01168045A (ja) | 気密封止回路装置 | |
JP4100685B2 (ja) | 半導体装置 | |
KR20040095655A (ko) | 반도체모듈 | |
JP2004146540A (ja) | 接続型回路基板ならびに製造方法 | |
JP2016178152A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH0756886B2 (ja) | 半導体パッケージの製造方法 | |
JPS63310127A (ja) | マイクロ継手構造 | |
JPH0140514B2 (ja) | ||
JPH07106489A (ja) | 半導体装置およびその製造方法 | |
JP2011222663A (ja) | セラミックパッケージ及びその製造方法並びにセラミックモジュール | |
JPH03173152A (ja) | 半導体集積回路装置の製造方法 | |
JPH01293636A (ja) | 気密封止チツプキヤリア | |
JPS6248383B2 (ja) | ||
JPH03283553A (ja) | 集積回路用パッケージ |