JPS63282856A - Multi-access control device - Google Patents
Multi-access control deviceInfo
- Publication number
- JPS63282856A JPS63282856A JP62116889A JP11688987A JPS63282856A JP S63282856 A JPS63282856 A JP S63282856A JP 62116889 A JP62116889 A JP 62116889A JP 11688987 A JP11688987 A JP 11688987A JP S63282856 A JPS63282856 A JP S63282856A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- cpu
- monitor
- emulated
- address space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 2
- RKUNBYITZUJHSG-UHFFFAOYSA-N Hyosciamin-hydrochlorid Natural products CN1C(C2)CCC1CC2OC(=O)C(CO)C1=CC=CC=C1 RKUNBYITZUJHSG-UHFFFAOYSA-N 0.000 description 1
- XMLNCADGRIEXPK-KUMOIWDRSA-M chembl2146143 Chemical compound [Br-].O([C@H]1C[C@H]2CC[C@@H](C1)[N+]2(C)C)C(=O)C(CO)C1=CC=CC=C1 XMLNCADGRIEXPK-KUMOIWDRSA-M 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はソフトウェア開発のデバッグ装置として使用す
るＣＰＵエミュレーション装置のマルチアクセスエミュ
レーションの１４制御に関するものでる。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to multi-access emulation 14 control of a CPU emulation device used as a debugging device for software development.
「従来の技術」
従来のエミュレーションは、ワークステーション等のホ
スト上で実際のＣＰＵの命令を一命令毎にソフトウェア
により解読して実行するソフトウェアシミュレータ又は
それに類するエミュレータ装置である。かつ目的とする
ＣＰＵ毎にそれらが必要であり、マルチで使用する場合
は、目的とするＣＰＵの種類を問わず、マルチ使用ユー
ザー数分のソフトウェアシミュレータ又はそれに類する
エミュレータ装置を使用している。"Prior Art" Conventional emulation is a software simulator or similar emulator device that decodes and executes actual CPU instructions one by one using software on a host such as a workstation. In addition, they are required for each target CPU, and in the case of multiple use, software simulators or similar emulator devices are used for the number of multiple users, regardless of the type of target CPU.
「発明が解決しようとする問題点」
ソフトウェアシミュレータ又はそれに類するエミュレー
タ装置をマルチで使用する場合は、マルチ使用ユーザー
数分のラフ１〜ウエアシミユレータ又はそれに類するエ
ミュレータ装置が目的とするＣＰＵを問わず必要となり
、非常に高価になる。"Problem to be Solved by the Invention" When using a software simulator or similar emulator device in multiple ways, it is necessary to It is very expensive.
「問題点を解決するための手段」
ＣＰＵエミュレーション装置において、エミュレーショ
ンされるＣＰＵのプログラム（同時に複数個）を格納す
るメモリを制御してマルチアクセスを可能にするために
、本制御装置の全体をコン１〜ロールするモニタＣＰＵ
とそのバスに接続されるモニタＣＰＵのプログラム及び
データを格納するメモリ、ＣＰＵエミュレーション装置
のバスとモニタＣＰＵのバスを切替えるためのアドレス
バス用、データバス用、コントロールバス用のそれぞれ
のバス切替回路、モニタＣＰＵのバスに接続され、ＣＰ
Ｕエミュレーション装置のスタート、ストップをコント
ロールし、その結果マイクロ・インストラクションメモ
リより出力されるアクノレッジ信号によりバス切替回路
をコントロールするとともに複数個のエミュレーション
されるプログラムを切替えるためのｎ２本（≦ｎ−ｎ１
＞のアドレスバスをコントロールするバス切替制す１１
回路、モニタＣＰＵのバスに接続され、エミュレーショ
ンされるプログラムをロードするためのホストインタフ
ェイスを備えたことを特徴とし、かつエミュレーション
されるプログラム（同時に複数個）を格納するメモリの
アドレス空間はモニタＣＰＵのアドレス空間の一部を使
用する。"Means for Solving Problems" In a CPU emulation device, in order to control the memory that stores programs (multiple programs at the same time) for the CPU to be emulated and enable multi-access, the entire control device is configured as a computer. 1 - Monitor CPU to roll
and a memory for storing programs and data for the monitor CPU connected to the bus; bus switching circuits for the address bus, data bus, and control bus for switching between the CPU emulation device bus and the monitor CPU bus; Connected to the monitor CPU bus,
n2 (≦n-n1) controls the start and stop of the U emulation device, controls the bus switching circuit by the acknowledge signal output from the micro-instruction memory, and switches between multiple programs to be emulated.
Bus switching control to control the address bus of >11
The circuit is connected to the bus of the monitor CPU and has a host interface for loading the program to be emulated, and the address space of the memory storing the programs to be emulated (multiple programs at the same time) is connected to the bus of the monitor CPU. uses part of the address space of
「作用」
ＣＰＵエミュレーション装置（ソフトウェアシミュレー
タにおいて実際のＣＰＵの命令を一命令毎にソフトウェ
アにより解読して実行する機能をマイクロ・インストラ
クションによりファームウェア化したもの）は高速でエ
ミュレーション出来るため、その空き時間を利用して又
はエミュレーション時間をタイムスライスして、被エミ
ュレーションプログラムをモニタＣＰＵのコントロール
の基で切脅えることにより１個のＣＰＵエミュレーショ
ン装置で、マルチ使用が可能となる。"Effect" CPU emulation equipment (firmware that uses micro-instructions to decode and execute actual CPU instructions one by one in a software simulator) can emulate at high speed, so it can utilize the free time. By time-slicing the emulation time and running the emulated program under the control of the monitor CPU, one CPU emulation device can be used for multiple purposes.
「実施例」 つぎに第１図以降を参照して本発明の詳細な説明する。"Example" Next, the present invention will be explained in detail with reference to FIG. 1 and subsequent figures.
第１図はマルチアクセス制御装置の構成図を示し、マル
チアクセス制御装置−とＣＰＵエミュレーション装置及
びホストＣＰＵとの関連もあわせて図示しである。FIG. 1 shows a configuration diagram of a multi-access control device, and also illustrates the relationship between the multi-access control device, a CPU emulation device, and a host CPU.
第２図はマルチアクセス制御装置が全体をコントロール
する際、必要なアドレス空間の割付の一例でおる。FIG. 2 shows an example of address space allocation required when the multi-access control device controls the entire system.
モニタＣＰＵプログラム用アドレス空間ａ１はモニタＣ
ＰＵ自身が動作するためのプログラムをべ格納する１リ
ア・１：りＣＰＵデータ用７ド″ノ空間ａ２はホストＣ
ＰＵ１よりローディングする際のバッファとして使用す
るエリア、被エミュレーションプログラム用アドレス空
間ａ３ （ａ３（１） 、 ａ３ （２） 、
・ ・ ・ ａ３ （ｎ） ） はｍ６７１分の
被エミュレーションプログラムを格納するエリアであり
、モニタＣＰＵプログラム用アドレス空間ａ１及びモニ
タＣＰＵデータ用アドレス空間ａ２はメモリ３を、被エ
ミュレーションプログラム用アドレス空間ａ３はメモリ
１４を使用する。Address space a1 for monitor CPU program is monitor C
The 7-door space a2 for storing the program for the PU itself to operate is the host C.
Area used as a buffer when loading from PU1, address space a3 for emulated program (a3(1), a3(2),
・ ・ ・ a3 (n) ) is an area for storing m671 emulated programs, address space a1 for monitor CPU program and address space a2 for monitor CPU data are memory 3, address space a3 for emulated program is Memory 14 is used.
第１図においてモニタＣＰＵ４よりバス切替制御回路８
を介してＣＰＵエミュレーション装置２１のシーケンサ
１１（マヅピングメモリ１０によって指示されたマイク
ロ・インストラクション１２の果合体をシーケンシャル
に実行している）に対して信号りにストップ信号を出力
する。In FIG. 1, the bus switching control circuit 8 is controlled by the monitor CPU 4.
A stop signal is outputted to the sequencer 11 of the CPU emulation device 21 (which sequentially executes the combination of micro-instructions 12 instructed by the mapping memory 10) via the CPU emulation device 21.
ＣＰＵエミュレーション装置２１が停止するとマイクロ
・インストラクションメモリ］２よりアクノレッジ信＠
Ｅ（停止）が出力され、バス切替制御回路８を介してモ
ニタＣＰＵ４が認知する。When the CPU emulation device 21 stops, an acknowledgment message is sent from the micro instruction memory]2.
E (stop) is output and is recognized by the monitor CPU 4 via the bus switching control circuit 8.
２、ノ■被エミュレーションプログラムの切替■バスの
切替
■ホストＣＰＵ１からの被エミュレーションプログラム
のローディング
のいずれかの実行が可能となる。2. It becomes possible to execute any of the following: ■ Switching of the emulated program; ■ Switching of the bus; and ■ Loading of the emulated program from the host CPU 1.
モニタＣＰＵ４が上記■〜■のいずれかを実行復バス切
替制御回路８を介してＣＰＵエミュレーション装置２１
のシーケンサ１１に対して信号りにスタート信号を出力
する。ＣＰＵエミュレーション装置２１が動作を開始す
るとマイクロ・インストラクションメモリ１２よりアク
ノレッジ信号Ｅ（開始）が出力され、その信号がバス切
替制御回路８を介してモニタＣＰＵ４が認知する。The monitor CPU 4 executes any of the above ■ to ■ through the return bus switching control circuit 8 to the CPU emulation device 21.
A start signal is outputted to the sequencer 11 in response to a signal. When the CPU emulation device 21 starts operating, the micro-instruction memory 12 outputs an acknowledge signal E (start), which is recognized by the monitor CPU 4 via the bus switching control circuit 8.
この時点においてＣＰＵエミュレーション装置２１は独
立して動作可能となる。At this point, the CPU emulation device 21 can operate independently.
［被エミュレーションプログラムの切替コエミュレーシ
ョンされるプログラムは第２図の被エミュレーションプ
ログラム用アドレス空間ａ３にｍ個格納されている。[Switching of emulated programs]m programs to be emulated are stored in the emulated program address space a3 in FIG.
所望の被エミュレーションプログラムが格納されている
アドレス空間の先頭アドレスの上位ビットＡ２ （ｎ２
本）をモニタＣＰＵ４がバス切替制御回路８を介して出
力することにより直ちに切替えられる。被エミュレーシ
ョンプログラムの切替タイミングはタイムスライス法、
ラウントロピン法等々モニタＣＰＵ４のコントロールロ
ジックにより任意に可能である。Upper bit A2 (n2
The monitor CPU 4 outputs the bus switching control circuit 8 via the bus switching control circuit 8, so that the switching is immediately performed. The switching timing of the emulated program is determined by the time slice method.
The control logic of the monitor CPU 4 allows for any method such as the round tropin method.
［バスの切替コ
モニタＣＰＵ４よりバス切替制御回路８を介してバス切
替回路５．６．７をコントロールしＣＰＵエミュレーシ
ョン装置２１を使用する場合は、アドレスバスＢａ１デ
ータバスＢｄ、コントロールバスＢＣをそれぞれＡ＝（
アドレス・レジスタ１３より出力される）、Ｂ−（イン
ストラクション・レジスタ９より入出力される）、Ｃ−
（マイクロ・インストラクションメモリ１２より出力さ
れる）側へ、被エミュレーションプログラムをメモリ１
４にローディングする場合はアドレスバスＢａ１データ
バスＢｄ、コントロールバスＢＧをそれぞれＡ、Ｂ、Ｃ
側へ切替える。[When the bus switching monitor CPU 4 controls the bus switching circuits 5, 6, 7 via the bus switching control circuit 8 and uses the CPU emulation device 21, the address bus Ba1, data bus Bd, and control bus BC are set to A= (
(output from address register 13), B- (input/output from instruction register 9), C-
(Output from micro instruction memory 12) side, the emulated program is transferred to memory 1.
4, the address bus Ba1 data bus Bd and control bus BG are connected to A, B, and C respectively.
Switch to the side.
切替えられた結果の信号が家それぞれＦ（ｎ１本）、０
１ト１である。The resulting signals are F (n1) and 0 respectively.
1 to 1.
［ホストＣＰＵ１からの被エミュレーションプログラム
のローディングコ
アドレスバスＢａ１データバスＢｄ、コントロールバス
ＢＣをそれぞれＡ、Ｂ、Ｃ側へ切替えた後、第２図の被
エミュレーションプログラムを格納する所定のアドレス
空間ａ３ （Ｋ）の先頭アドレスの上位ピッ１〜Ａ２
（ｎ２本）をホストＣＰＵ４が出力した後、モニタＣＰ
Ｕ４に接続されるホストインタフェイス２を介してダイ
レクトにホストＣＰＵ１よりメモリ１４の所定のアドレ
ス空間ヘローディングする。[After switching the loading core address bus Ba1 of the emulated program from the host CPU 1, the data bus Bd, and the control bus BC to the A, B, and C sides, respectively, a predetermined address space a3 for storing the emulated program shown in FIG. K) top address 1 to A2 of the first address
After the host CPU 4 outputs (n2), the monitor CP
It is directly loaded into a predetermined address space of the memory 14 by the host CPU 1 via the host interface 2 connected to U4.
「発明の効果」
従来のＣＰＵエミュレーション装置ではシングル・ユー
ザー使用に限定され、マルチユーザーで使用する場合は
マルチで使用するユーザー数分のＣＰＬＪエミュレーシ
ョン装置が必要であったが、本発明により１個のＣＰＵ
エミュレーション装置にてマルチ使用が可能となり、エ
ミュレーションツールの費用が大巾に減少する。"Effects of the Invention" Conventional CPU emulation devices are limited to single user use, and when used by multiple users, CPLJ emulation devices for the number of users are required. CPU
The emulation device can be used for multiple purposes, and the cost of the emulation tool is greatly reduced.
第１図はマルチアクセス制御装置の構成図、第２図はア
ドレス空間の割付の一例を示す図である。
図において
１はホストＣＰＵ
２はホストインタフェイス
３はメモリ
４はモニタＣＰＵ
５．６．７はバス切替回路
８はバス切替制御回路
９はインスｌ−ラクションレジスタ
１０はマツピングメモリ
１１はシーケンサ
１２はマイクロ・インストラクションメモリ１３はアド
レスレジスタ
２１はＣＰＵエミュレーション装置Ｂ
ａはアドレスバス
Ｂｃはコントロールバス
Ｂｄはデータパス
Ａ、Ｂ、ＣはモニタＣＰＵ４側のそれぞれアドレスバス
、データバス、コン
トロールバス
Ａ’ Ｂ’ Ｃ’ はＣＰＵエミュレーション装置２１
側のそれぞれアドレスバ
ス、データバス、コントロー
ルバス
Ｄはスターｌ−信号（又はストップ信号）Ｅはアクノレ
ッジ信号
である。
持直出願人 株式会社 高岳製作所
メ１因FIG. 1 is a block diagram of a multi-access control device, and FIG. 2 is a diagram showing an example of address space allocation. In the figure, 1 is the host CPU, 2 is the host interface, 3 is the memory 4 is the monitor CPU, 5.6.7 is the bus switching circuit 8 is the bus switching control circuit 9 is the input l-action register 10 is the mapping memory 11, and the sequencer 12 is The micro instruction memory 13 is the address register 21 is the CPU emulation device B. a is the address bus Bc is the control bus Bd is the data path A, B, and C are the address bus, data bus, and control bus A'B' C on the monitor CPU 4 side, respectively. ' is the CPU emulation device 21
The address bus, data bus, and control bus D on each side are star l-signals (or stop signals), and E is an acknowledge signal. Applicant: Takagaku Seisakusho Co., Ltd.
Claims (1)
そのバスに接続されるモニタＣＰＵのプログラム及びデ
ータを格納するメモリ、ＣＰＵエミュレーション装置の
バスとモニタＣＰＵのバスを切替えるためのアドレスバ
ス用、データバス用、コントロールバス用のそれぞれの
バス切替回路、モニタＣＰＵのバスに接続され、ＣＰＵ
エミュレーション装置のスタート、ストップをコントロ
ールし、その結果マイクロ・インストラクションメモリ
より出力されるアクノレッジ信号によりバス切替回路を
コントロールするとともに複数個のエミュレーションさ
れるプログラムを切替えるためのｎ２本（≦ｎ−ｎ１）
のアドレスバスをコントロールするバス切替制御回路、
モニタＣＰＵのバスに接続されエミュレーションされる
プログラムをロードするためのホストインタフェイスを
備えるとともに同時にエミュレーションされる複数個の
プログラムを格納するメモリのアドレス空間はモニタＣ
ＰＵのアドレス空間の一部を使用していることを特徴と
するマルチアクセス制御装置。A monitor CPU that controls the entire control device,
Memory for storing programs and data for the monitor CPU connected to the bus, bus switching circuits for the address bus, data bus, and control bus for switching between the CPU emulation device bus and the monitor CPU bus, and the monitor. connected to the CPU bus,
n2 wires (≦n-n1) for controlling the start and stop of the emulation device, controlling the bus switching circuit by the acknowledge signal output from the micro-instruction memory, and switching between multiple emulated programs.
bus switching control circuit that controls the address bus of
The monitor C is connected to the bus of the monitor CPU and has a host interface for loading programs to be emulated, and the address space of the memory that stores multiple programs to be emulated at the same time.
A multi-access control device characterized in that it uses a part of the address space of a PU.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62116889A JPS63282856A (en) | 1987-05-15 | 1987-05-15 | Multi-access control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62116889A JPS63282856A (en) | 1987-05-15 | 1987-05-15 | Multi-access control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63282856A true JPS63282856A (en) | 1988-11-18 |
Family
ID=14698145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62116889A Pending JPS63282856A (en) | 1987-05-15 | 1987-05-15 | Multi-access control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63282856A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56145441A (en) * | 1980-04-10 | 1981-11-12 | Mitsubishi Electric Corp | Microcomputer development device |
| JPS59208653A (en) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | In-circuit emulator |
| JPS6043754A (en) * | 1983-08-19 | 1985-03-08 | Anritsu Corp | Emulator |
-
1987
- 1987-05-15 JP JP62116889A patent/JPS63282856A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56145441A (en) * | 1980-04-10 | 1981-11-12 | Mitsubishi Electric Corp | Microcomputer development device |
| JPS59208653A (en) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | In-circuit emulator |
| JPS6043754A (en) * | 1983-08-19 | 1985-03-08 | Anritsu Corp | Emulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5566303A (en) | Microcomputer with multiple CPU'S on a single chip with provision for testing and emulation of sub CPU's | |
| KR900018794A (en) | Data Processing System and Its Processing Method | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPS63282856A (en) | Multi-access control device | |
| JP2793540B2 (en) | Emulation device | |
| JPS63282855A (en) | Multi-cpu controller | |
| SU798782A1 (en) | Input-output processor | |
| JPS61282946A (en) | Programmable controller | |
| JPH0683726A (en) | Data transfer equipment | |
| JPS61161553A (en) | Hardware simulator | |
| JPH05250204A (en) | Lsi asic microcomputer | |
| JPH01310450A (en) | I/o emulator | |
| JPS62173543A (en) | Emulator | |
| JPS63158654A (en) | Microcontroller | |
| JPS61240333A (en) | Input and output interruption processing system | |
| JPS59202546A (en) | Debugging device | |
| JPS63173114A (en) | Data input device | |
| JP2001209555A (en) | Device for input/output emulation, method for emulating input/output device and storage medium which stores input/output emulation program | |
| JPH0375832A (en) | Virtual machine control system | |
| JPH0721767B2 (en) | Emulation method | |
| JPH0721053A (en) | Information processor | |
| JPS6393048A (en) | Test system for input/output device | |
| JPH0377134A (en) | Optimum environment setting program for computer system | |
| KR920004966A (en) | Emulation microcomputer | |
| JPH0659909A (en) | Interrupting emulator |