JPS63279178A - 集積回路測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ を自動測定するための試験装置に関する。

Ｃの入力端子または出力端子に大きなパルスを印加する
ことによって、相補型セルのｎチャンネル・トランジス
タとｎチャンネル・トランジスタとが同時にオフではな
くなり、異状に大きな電流が電源から流れ、入力パルス
が消滅した後でも電源電流が流れ続ける現象をいう。こ
の現象が一定時ルスを印加するとラッチアップが生ずる
かを示すのがラッチアップ耐ｍであり、ラッチアップ耐
量し悪しの重要な基準となる。

スには、電圧パルスで印加する方法と、電流パルスで印
加する方法とがあるが、本発明は電流パルスによる電流
ラッチアップ法を採用した装置に関する。

［従来の技術］ 従来の電流ラッチアップ法による測定について、第５図
および第６Ａ図、第６Ｂ図を用いて説明する。

第５図は被測定ＩＣの入力ピンに電流パルスを印加する
場合を例示している。（ａ）において、２１は被測定素
子でおる０ＭＯ３ＩＣであり、３２−１は被測定素子２
１の端子ＶＤ［）およびＶＳＳに定電圧を供給するため
の電源である。３５は被測定素子２１の特定の入力端子
にラッチアップを発生せしめるために印加する、電流パ
ルスｉを発生する電流パルス発生器である。４９は被測
定素子に流れ込む電源３２−１からの電流■９，１の指
定された時点における瞬時値をサンプル・ホールドし、
ディジタル値に変換するためのＡ／Ｄ変換器を含む電流
検出器でおる。

電流ラッチアップ法にしたがって、端子Ｖ　００１と特
定の入力端子との間に接続された電流パルス発生器３５
の電流を徐々に増加せしめて、そのときの電源３２−１
から流れだす電流Ｉ　［）ＤＩを電流検出器４９で監視
しており、この電流Ｉ　ＯＤＩが急激に増加した瞬間、
すなわちラッチアップを生じた瞬間を検出することによ
って、ラッチアップ強度を測定していた。

第５図（ｂ）においては、被測定素子２１の端子ＶＳＳ
Ｉと特定の入力ピンとの間に接続された電流パルス発生
器３５の出力電流を徐々に増加せしめて、電源３２−１
から流れ出す電流Ｉ　００１を検出することにより、ラ
ッチアップの発生を検出していた。

第６Ａ図および第６Ｂ図は被測定素子２１の出力端子に
電流パルスを印加する場合を例示している。（ａ）にお
いては、出力端子が゛Ｈ′ルベルにあり、そこへ端子Ｖ
９，１と出力端子との間に接続した電流パルス発生器３
５から電流パルスｉを流し込んでいる。この電流パルス
ｉの振幅を徐々に増加せしめながら、電源３２−１から
流れ出る電流Ｉ　ＤＤｌを電流検出器４９で監視して、
この電流Ｉ　００１が急激に増加するラッチアップ状態
を検出していた。

第６Ａ図（ｂ）は、被測定素子２１の出力端子が“ト１
″レベルにあるときのラッチアップ測定を示しており、
電流パルス発生器３５を被測定素子２１の特定の出力端
子と端子ｖ　ｓｓｉとの間に接続してラッチアップの発
生を検出していた。

第６Ｂ図（Ｃ）は、被測定素子２１の出力端子が°゛Ｌ
″Ｌ″レベルときのラッチアップ測定を示しており、電
流パルス発生器３５を第６Ａ図（ａ＞の場合と同様に、
出力端子と端子Ｖ８，１との間に接続してラッチアップ
の発生を検出をしていた。

第６Ｂ図（ｄ）は、被測定素子２１の出力端子がＬ　１
ルベルにあるときのラッチアップ測定を示しており、電
流パルス発生器３５を第６Ａ図（ｂ）の場合と同様に出
力端子と端子ＶＳＳとの間に接続してラッチアップの発
生を検出をしていた。

第５図および第６Δ図、第６Ｂ図において、被測定素子
２１の各入出力端子は、第７図に示すごとく、抵抗２３
を介して各入出力端子の状態を、“ＨＩＩまたは“Ｌ　
ＩＴのレベルあるいは開放状態に設定するために、端子
条件設定スイッチ２２によって、それぞれ被測定素子２
１の端子ＶＤＤ１．Ｖ３３１に接続したり、または開放
にしている。ここで抵抗２３の値は、たとえば１００に
Ω以上であり、各入出力端子に流入あるいは流出する電
流に対して影響を与えないような値を選んでいる。

［発明が解決しようとする問題点］ 従来は各入出力端子の状態を設定するために第７図に示
した、たとえばトグル・スイッチである多くの端子条件
設定スイッチ２２を用いていたが、この端子条件設定ス
イッチ２２で多くのクロックや多くの組合せからなる条
件を設定することは、耐久性、操作性の面で問題がある
ばかりか、端子条件設定スイッチ２２を切替える際に発
生するチャタリングのために、不本意に多くのパルスを
発生し、意図した条件とは異なった条件を設定して気付
かない場合がしばしば発生していた。

したがって、このような設定条件の誤りは、被測定素子
の機能が複雑になればなる程、発生し易く、また誤測定
の機会を増やす原因ともなり、正確なラッチアップ測定
ができないという問題点があった。

［問題点を解決するための手段］ 本発明は、このような問題点を解決するためになされた
ものであり、設定された任意のパターンを発生する簡易
なパターン発生器を設け、被測定素子の多くの入力端子
のそれぞれに、所定のパターンを印加した状態でラッチ
アップ発生の検出を行うことができるように構成した。

［作用］ このように構成したから、被測定素子の各入力端子の状
態を“Ｈ″か“Ｌ″かのいずれかの状態に任意のパター
ンで設定できるようになった。したがって、チャタリン
グが発生するようなこともなく、各出力端子のレベルを
迅速かつ正確に設定することができるようになった。ま
た出力端子の状態（“ト１″か１（Ｌ　９９か）を監視
しながら、視雑なパターンを印加し、所定の出力端子の
状態をつくり出し、その状態においてラッチアップ測定
することができるようになった。

［実施例］ 第１図は本発明の一実施例の回路構成を示す図である。

２０は被測定ボードであり、被測定素子２１や第７図に
示した端子条件設定スイッチ２２．抵抗２３などがマウ
ントされている。

１０はパターン発生器であり、被測定素子２１の各入力
端子に内部で発生する種々のパターンの、あるいは外部
から指示された種々のパターンの信号を印加している。

このパターン発生器１０は、外部からの指示が、中央制
御部であるＣＰＬ、１５０からのパラレル信号で、パラ
レル・インタフェース３０を介して印加される。

被測定素子２１の端子■。ＤとＶｓｓ間に印加する電圧
Ｖ　　、■　　は、ＣＰＵ５０の指示により００１　　
　５ｓｌ Ｄ／Ａ変換器４３を介して、電源３２−１により発生さ
れる。この電圧Ｖ　　、■　　は　バターＤＤＩ　　　
ｓｓｌ ン発生器１０にも印加され、パターンのレベルを決定し
ている。

被測定素子２１がざらに多くの電源を要求する場合には
、Ｄ／Ａ変換器４３および電源３２−１と同様の作用を
するＤ／Ａ変換器４４および電源３２−２が用いられる
。

４９は電流検出器であり、電源３２−１　（または３２
−２＞から被測定素子２１に流入する電流を検出するた
ためのサンプル・ホールド回路と、その出力をＡ／Ｄ変
換するＡ／Ｄ変換器を含んでいる。

４７はタイミング発生器であり、電源３２−１（または
３２−２＞にＣＰＬＪ５０から電源発生の指示があった
後に、電流パルスｉを発生するための電流パルス・タイ
ミング信号を発生し、ざらに電流パルス・タイミング信
号を発生してから所定の期間後に、サンプル・ホールド
を行うための電流検出器４９へのストローブ・パルスを
発生している。

この電流パルス・タイミング信号を受けた電流パルス発
生器３５では、ＣＰＵ５０から指示されたパルスの電流
値をＤ／Ａ変換器４５を介して受けて、指示された電流
値の電流パルスｉを発生する。この電流パルス発生器３
５の出力における最高電圧は、ＣＰＵ５０からＤ／Ａ変
換器４６を介して印加された指示値にクランプされる。

４０は設定パネルであり、電流パルスｉの電流値、電流
パルス１の幅、そのくり返えし数および周期と電源３２
−１　（３２−２＞の出力電圧値、ストローブ・パルス
のタイミング、ラッチアップが生じたと判断する基準に
なるラッチアップ基準電流値、ヤ測定ファンクションの
選択を行ったり、測定結果の表示を行うためのものであ
る。

第２図はパターン発生器の具体的な回路構成の一例を示
している。

１１は被測定素子２１の各入力端子に印加するためのク
ロック・パルスを発生するクロック・パルス発生器で必
り、このクロック・パルスの数はパルス数設定回路１２
からの指示により決定される。待受は状態設定回路１３
は、被測定素子２１の各出力端子が所定のレベルになっ
たときにクロックの発生を停止せしめる動作をクロック
・パルス発生器１１に指示している。スタート・ストッ
プ回路１４は、クロック・パルスの発生開始時期を手動
で指示し、停止時期を手動でクロック・パルス発生器１
１に指示するためのものである。

１８は、被測定素子２１の各入力端子に単発のパルスを
印加したり、あるいはＨ″または１１１　＄１のレベル
に設定することを手動により指示するための設定スイッ
チでおる。

１６は設定スイッチ１８により手動で設定がなされたと
きに発生するチャツタリングを除去するチャツタ除去回
路である。

１７は、設定スイッチ１８からチャツタ除去回路１６を
介して指示されたタイミングで、単発のパルスを発生す
るための単安定マルチである。

１５はドライバ／レシーバ回路でおり、クロック・パル
ス発生器１１からのクロックや単安定マルチ１７の出力
や設定スイッチ１８で設定したレベル“ＨＩｔヤ“Ｌ　
ｔｅを電圧Ｖ　００１およびＶ５，１のレベルで被測定
素子２１の各入力端子に出力し、被測定素子２１の出力
端子のレベルが“ＨＩＴにあるかＬ　ｒｅにあるかを監
視するための信号をクロックパルス発生器１１に印加し
ている。

また、ドライバ／レシーバ回路１５は、クロック・パル
ス発生器１１．単安定マルチ１７．チャツタ除去回路１
６からの、被測定素子２１の各入力端子への各種の信号
を、ＣＰＵ５０からパラレル・インタフェース３０を介
して印加された信号にもとずいて出力するように切換え
る。

第３図には、被測定素子２１に印加される電圧Ｖ００１
　　（ａ）と、電源３２−１から流出する電流Ｉ　　（
第５図、第６Ａ、８図参照）　（ｂ〉と、Ｄ１ 被測定素子２１の各入出力端子に印加される電流パルス
ｉ　（ｃ）と電流検出器４９に印加されるストローブ・
パルス（ｄ＞のタイミングの関係が示されている。

電源Ｖ、Ｄ１　（ａ）が電源３２−１から、ｍ　測定素
子２１に印加されて所定の期間後に、最初の電流パルス
ｉ　（ｃ）が印加され、それによって、電流Ｉ　００１
が流れる。この電流Ｉ　００１は、電流パルス（Ｃ）が
終了すると同時に零にもどる。ストローブ・パルス（ｄ
）は、この零になった電流をナンプルする。この動作は
所定の回数くり返される。

つぎに、電流パルスｉ　（ｃ）の振幅はΔｉ、たけ増加
したものが被測定素子２１に印加され、それによってＩ
　　　（ｂ）の振幅はわずかに増加し、Ｄ１ 電流パルスｉ　（ｃ）の終了とともに零にもどり、この
零になった電流！　　　（ｂ）の値をストロ−ブ・パル
ス（ｄ）によりサンプルする。

つぎに、第３図（Ｃ）の振幅がざらに増加した３つ目の
電流パルスｉが、被測定素子２１に印加される。それに
よって、電流Ｉ　　　（ｂ）は著るＤＩ しく大きな振幅を示し、電流パルスｉ　（ｃ）が終了し
てもその大きな振幅の電流は持続する。この大きな振幅
の持続した電流が、ストローブ・パルス（ｄ）によりサ
ンプルされ、このサンプル結果は電流検出器４９からＣ
ＰＵ５０に送られて、ラッチアップ基準電流値ｆ　　（
第３図（ｂ））よｅｆ りも大きいことを検出して、ラッチアップ現象の発生を
検知する。このラッチアップ現象の発生を検知したＣＰ
Ｕ５０は、Ｄ／Ａ変換器４３を介して電源３２−１の出
力電圧Ｖ　ＤＤＩを零にするように指示する。

第４図は、以上に説明した本装置の動作の流れを示すフ
ローチャートである。

電流ラッチアップの測定を開始すると、まず測定すべき
被測定素子２１の端子が入力端子か出力端子であるかを
判断しく５１０１）、出力端子である場合には（３１０
１Ｎ）、各入力端子に印加するために、パターン発生器
１０で発生すべきパターンおよびレベルを設定しく３１
０２）、電流パルス発生器３５で発生すべき電流パルス
ｉのパルス幅、周期、振幅、くり返し回数に関するデー
タを設定する（Ｓ１０３）。ステップ１０１で入力端子
を測定する場合には（Ｓ’１Ｏ１Ｙ）、ステップ５１０
３に進む。つぎに、所定のパターンが設定され、電流パ
ルスｉを出力してもよい状態になったならば（Ｓ１０４
Ｙ）、電流パルス１が電流パルス発生器３５から発生さ
れ、被測定素子２１に印加される（３１０５）。この電
流パルスｉの終了後に、第３図（ｄ）に示したストロー
ブ・パルスによって電流Ｉ　　（第３図（ｂ））がすＤ
ＤＩ ンプルされ、測定結果が表示される（Ｓ１０６）。

この電流Ｉ。ｏｌの測定データは、ＣＰＵ５０において
基準電流１ｍ　Ｉ　、。ｆと比較され、基準電流１直■
ｒｅｆよりも大きい場合には、ラッチアップが発生した
ことを検知しく５１０７Ｙ）、電源３２−１をオフにし
て電圧Ｖ　ＤｏｌをＯにし、電流ラッチアップ測定を終
了する（８１０８）。

ステップ１０７で、電流■。、１が基準電流値■ｒｅｆ
より小ざい場合は、ラッチアップが発生していないと判
断されて（３１０７Ｎ＞、所定の回数だけ、同じ振幅の
電流パルスが印加されていない場合には（Ｓ１０９Ｎ＞
　、ステップ５１０５にもどり、この作業は所定回数に
なるまで続けられる。

ステップ１０９において、同じ振幅の電流パルスが所定
の回数に達した場合に（Ｓ１０９Ｙ）、電流パルス１の
振幅が最大値に達しておれば、電流ラッチアップ測定は
終了する（Ｓ１１０Ｙ）。

ステップ３１１０において、電流パルスの振幅が、まだ
最大値に達していない場合には（３１１ＯＮ＞、電流パ
ルス発生器３５で発生すべき電流パルスｉの振幅が増加
され（Ｓ１１１）、ステップ５１０５にもどされる。以
上の動作により電流ラッチアップ測定はなされる。

［発明の効果］ 以上の説明から明らかなように、本発明によるならば、
０ＭＯ３ＩＣのラッチアップ耐量を、入力端子を所定の
状態に迅速かつ正確に設定し、また出力端子の論理状態
を任意に設定することが可能となったので、精密な電流
ラッチアップ測定ができるようになった。したがって本
発明の効果は極めて大きい。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路構成図、第２図は
第１図中のパターン発生器１０の一例を示す回路構成図
、 第３図は第１図に示した装置の動作を説明するための波
形図、 第４Ａ図および第４Ｂ図は第１図に示した動作の流れを
示すフローチャート、 第５図、第６Ａ図、第６Ｂ図および第７図は従来例を示
す回路構成図である。 １０・・・パターン発生器 １１・・・クロック・パルス発生器 １２・・・パルス数設定回路 １３・・・待受状＠設定回路 １４・・・スタート・ストップ回路 １５・・・ドライバ／レシーバ回路 １６・・・チャツタ除去回路 １７・・・単安定マルチ　　１８・・・設定スイッチ２
０・・・測定ボード　　　２１・・・被測定素子２２・
・・端子条件設定スイッチ ２３・・・抵抗 ３０・・・パラレル・インタフェース ３２−１．３２−２・・・電源 ３５・・・電流パルス発生器 ４０・・・設定パネル ４３〜４６・・・Ｄ／Ａ変換器 ４７・・・タイミング発生器 ４９・・・電流検出器　　　５０・・・ＣＰＵＩ　　・
・・基ｊ（ｊ電流値。 ｅｆ

Claims (4)

【特許請求の範囲】
1. （１）被測定ＣＭＯＳ　ＩＣ（アイシー）にラッチアッ
   プを起させるためにその入力端子または出力端子に振幅
   可変の電流パルスを印加するパルス発生手段と、前記入
   力端子に印加する所定のパターン信号を設定するための
   パターン発生手段と、 前記被測定ＣＭＯＳ　ＩＣ（アイシー）の電源端子に電
   源電流を供給するための電源手段と、 前記電源電流の瞬時値を検出するための電流検出手段と
   、 前記出力端子が所定の論理状態になってから前記電流パ
   ルスを印加することができるように前記パターン発生手
   段を制御し、前記電源電流の瞬時値を監視し、前記電流
   パルスの振幅を増加せしめるように制御してラッチアッ
   プ耐量を判断する制御手段と を含むことを特徴とする集積回路測定装置。
2. （２）前記電流検出手段が、 前記制御手段から指定された時間に前記電源電流をサン
   プルし、ホールドするためのサンプル・ホールド手段と
   、前記サンプル・ホールド手段の出力をディジタル値に
   変換するためのＡ／Ｄ変換手段を含むものである特許請
   求の範囲第１項記載の集積回路測定装置。
3. （３）前記パターン発生手段が、 前記制御手段からの指示にもとづく所定のパターンと、
   手動で入力されたパターンとのいづれかを選択し、選択
   したパターンを所定のレベルで出力する特許請求の範囲
   第１項記載の集積回路測定装置。
4. （４）前記パターン発生手段が、 前記出力端子が所定の論理状態になるまで、前記制御手
   段に制御されて出力するパターンを変更するものである
   特許請求の範囲第１項記載の集積回路測定装置。