JPS63276981A

JPS63276981A - オ−トフオ−カス回路

Info

Publication number: JPS63276981A
Application number: JP62049511A
Authority: JP
Inventors: Osamu Kaite; 治飼手; Hiroshi Murashima; 弘嗣村島
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-03-04
Filing date: 1987-03-04
Publication date: 1988-11-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、ビデオカメラに採用されるオートフォーカス
回路の焦点評価値検出回路に関する。

（（ロ）従来の技術ビデオカメラのオートフォーカス装置において、撮像素
子からの映像信号自体を焦点制御状態の評価に用いる方
法は、本質的にパララックスが存在せず、また被写界深
度が浅い場合や遠方の被写体に対しても、精度よく焦点
を合わせられる等優れた点が多い。しかも、オートフォ
ーカス用の特別なセンサも不必要で機構的にも極めて間
車である。

特開１１１ｄ６１−１０５９７８号公報（ＨＯ４ＮＳ／
２３２）には、前述の如きオートフォーカス装置の一例
が開示されている。

前記従来技術は、撮像映像信号の高域成分レベルを、画
面の中央に設定したフォーカスエリアの範囲内でＡ／Ｄ
変換し、この変換データを積算回路にてフィールド毎に
積算し、この１フイ一ルド分のディジタルデータを焦点
評価値として保持し、１フイールド前の評価値と比較し
て、常に焦点評価値が最大となる方間にフォーカスモー
タを駆動制御せしめており、また前記積算回路を加算回
路とラッチ回路で構成し、加算回路にてＡ／Ｄ変換デー
タとラッチデータとを順次）Ｊｕ算し、常にラッチ回路
はＡ／Ｄ変換に遅れて得られる加算データをラッチパル
スに同期してラッチしている。このように積算回路を加
算回路とラッチ回路にて構成することにより、Ａ／Ｄ変
換毎に記憶する大容艦のメモリが不要となる。

ｌ／ｊ　　発明が解決しようとする問題点前記従来技術
によると、高精度のオートフォーカス動作を為すために
は焦点評価値を細分化しＡ／Ｄ変侯器のビット数を大き
く設定する必要があるが、Ａ／Ｄ変侠器のビット数を大
きくすればＡ／Ｄ変換データを積算するための加算器及
びランチ回路のビット数は極めて大きなものが必要とな
り、焦点評価値の細分化には限界がある。

に）問題点を解決するための手段本発明は、撮像映像信号の高域成分レベルのうち、フォ
ーカスエリアに相当する期ｌｉ中のものについてのみＡ
Ｄ変侠し、このＡＤ変換出力を１フイールドにわたって
積算するに際して、前記ＡＤ変換出力と次段のラッチ回
路出力を加算する加算回路と、この加算出力をラッチす
るラッチ回路と、加算回路のオーバーフロー信号をカウ
ントするカウンタにより積算回路を構成することを特徴
とする。

（ホ）作用本発明は上述の如く構成したので、焦点評価値の上位ビ
ットはカウンタより、ド侃ビットはラッチ回路より出力
されるっ（へ）実施例以ド、本発明の一実施例について図面を参照に説明する
。

撮像索子から得られる映像信号は入力端子（１）より高
域成分抽出回路（２）に入力され、高域成分が分離整形
される。この高域成分抽出回路（２）はバイパスフィル
タと非線形回路で構成される。非線形回路としては例え
ば絶対値化回路、二乗回路、半波整流回路、包路線検波
回路等が用いられる。こうして得られた高域成分は、入
力端子（２）に供給される標本化クロック信号（Ｓ）に
よって駆動されるＡＤ変換回路（３）によって常に標本
化されディジタルデータに変換される。ここで用いられ
る標本化クロック信号（Ｓ）は水平同期信号に位相ロッ
クされ水平走査周期に比べ十分に短い周期を有するクロ
ック信号であり、例えば撮像回路の駆動等のビデオカメ
ラ回路内部で発生するカラーサブキャリア（ｆｓｃ）あ
るいはこの２逓倍のクロックが用いられる。

一方、ビデオカメラ回路内の同期発生器から出力される
水平同期信号（Ｈ）、垂直同期信号（Ｖ）及び前記標本
化クロック信号（Ｓ）はフォーカスエリア制御回路（８
）ζこ入力され、これらの信号ｌこ基いて図面の水手方
向Ａから％迄の範囲と垂直方間Ａからに迄の範囲をフォ
ーカスエリアとして、これに対応するタイミング信号で
あるフォーカスエリア信号（ＦＡ）を出力し、サンプル
ゲート（４）を制御する。このサンプルゲート（４）は
データセレクタあるいは単にＡＮＤゲートで構成され、
フォーカスエリア信号（ＦＡ）によってフォーカスエリ
ア内ではＡＤ変換データの通過を許容し、フォーカスエ
リア外ではゼロレベルを表わすデータを出力する。

（５）はサンプルゲート（４）出力と後段のラッチ回路
（６）の出力を加算する加算器であり、ラッチ回路（６
）は標本化クロック信号（Ｓ）をラッチパルスとして加
算器（５）の加算出力をラッチする。ここで、加算器（
５）・ラッチ回路（６）はＡＤ変換回路（３）と同じビ
ット数（例えば８ビツト）のもので構成されて、加算器
（５）が８ビツトをオーバーフローする場合にはキャリ
ー信号（Ｃ）を出力した後、再びクリアされて加算を継
続する。

（９）はキャリー信号（Ｃ）を入力とするクロクク変換
回路であり、キャリー信号（Ｃ）が発せられる毎にクロ
ックパルスを１個出力し、後段のカウンタ（計数回路）
　（１０）はこのクロックパルスをカウントする。従っ
て、加算器（５）・ラッチ回路（６）゛・カウンタσ０
）にてフォーカスエリア内の島域成分の標本値を焦点評
価値として順次積算する積算回路が構成され、ラッチ回
路（６）出力が焦点評価値の下位８ビツトに相当し、カ
ウンタ（１０）出力が８ビツトより上位のビットに相当
する。また、ラッチ回路（６）・カウンタ（１０）はフ
ォーカスエリア制御回路（８）から発せられるリセット
信号（Ｒ）によりフィールド内でフォーカスエリアの開
始以前にリセツ１゛トされ、フィールド毎に積算を繰り
返す。

次段のラッチ回路（７）はラッチ回路（６）・カウンタ
α０ノの両出力を保持するメモリであり、フォーカスエ
リア制御回路（８）から発せられるセット信号（ＳＥＴ
）によりフォーカスエリアが終丁した時点でセクトされ
、ラッチ回路（６）出力を上位ビット、カウンタ（１０
）出力を上位ビットとしてフィールド毎の積算値（焦点
評価値）を出力する。

こうして得られる１フイールド毎の焦点評価値は、第１
メモリαＤに転送され、次のフィールドで第２メモリロ
に転送される。よって、両メモリ出力を入力する比較回
路α３は、１フイ一ルド前後する焦点評価値を比較する
。第１メモ１月１１）出力が第２メモリ圓出力に比べ大
きい時にはフォーカスモータの駆動を持続し、第２メモ
リ図出力が大きくなり比較出力のレベルが反転した時に
、フォーカスモータの駆動方向を反転し、フォーカスリ
ングを常時合焦位置に持ち来す様にフォーカスモータ制
御回路（レンズ変位手段）α勾がフォーカスモータを制
御する。

（ト）発明の効果上述の如く本発明によれば、簡単な回路構成により、Ａ
Ｄ変変目回路自体ビット数の増加、及びサンプリング点
の増加に伴う焦点評価値のビット数の増加に対して十分
に対応でき、精度の高いオートフォーカス動作が実現さ
れる。

【図面の簡単な説明】

図面は本発明の一実施例の回路ブロック図である。（２）・・・高域成分抽出回路、（３）・・・ＡＤ変換
回路、（５１・・・加算器、（６）・・・ラッチ回路、
α■・・・カウンタ（計数回路）、α枦・・フォーカス
モータ制御回路（レンズ変位手段）。出１人　三洋電機株式会社

Claims

【特許請求の範囲】

（１）撮像映像信号を入力する高域成分抽出回路と、該高域成分抽出出力をフォーカスエリア相当期間中ＡＤ
変換するＡＤ変換回路と、該ＡＤ変換出力をフィールド毎に積算する積算回路と、該積算出力が最大となる位置にレンズを変位せしめるレ
ンズ変位手段とを有するオートフォーカス回路において
、前記積算回路を、前記ＡＤ変換出力を一方の入力とする
所定ビット数の加算回路と、該加算値をラッチし、そのラッチ出力を前記加算回路の
他方の入力とするラッチ回路と、前記加算値が前記所定ビット数を越えた時に前記加算回
路より発せられる桁上げ信号をカウントする計数回路とから成ることを特徴とするオートフォーカス回路。