JPS63276332A - カスケ−ド接続伝送装置のバイパス方式 - Google Patents
カスケ−ド接続伝送装置のバイパス方式Info
- Publication number
- JPS63276332A JPS63276332A JP11134387A JP11134387A JPS63276332A JP S63276332 A JPS63276332 A JP S63276332A JP 11134387 A JP11134387 A JP 11134387A JP 11134387 A JP11134387 A JP 11134387A JP S63276332 A JPS63276332 A JP S63276332A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- phase
- circuit
- auxiliary system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
カスケード接続伝送装置のバイパス方式において、各ユ
ニットをカスケード接続している現用系の信号経路に対
して補助系の信号経路を設けたときに、その補助系と現
用系の各信号の位相を合わせ、位相が合ったときに現用
系から補助系に信号経路を切り換えることにより、カス
ケード接続された伝送装置の信号の瞬断あるいは継続断
を未然に防ぐためのバイパス経路を容易に形成すること
ができる。
ニットをカスケード接続している現用系の信号経路に対
して補助系の信号経路を設けたときに、その補助系と現
用系の各信号の位相を合わせ、位相が合ったときに現用
系から補助系に信号経路を切り換えることにより、カス
ケード接続された伝送装置の信号の瞬断あるいは継続断
を未然に防ぐためのバイパス経路を容易に形成すること
ができる。
本発明は、カスケード接続伝送装置において、信号の瞬
断あるいは′mm続合未然に防ぐためのバイパス方式に
関する。
断あるいは′mm続合未然に防ぐためのバイパス方式に
関する。
カスケード接続による伝送装置では、カスケード接続さ
れるユニットの段数に比例して、信号の瞬断あるいは′
mm続合発生させる要因が増え、その要因となるユニッ
トをバイパスするためのバイバス経路の形成を容易にす
る必要がある。
れるユニットの段数に比例して、信号の瞬断あるいは′
mm続合発生させる要因が増え、その要因となるユニッ
トをバイパスするためのバイバス経路の形成を容易にす
る必要がある。
第3図は、カスケード接続伝送装置の従来の構成例を示
すブロック図である。
すブロック図である。
図において、カスケード接続される各ユニット300、
、 3ooz、30L、300.”i?は、それぞれ入
力端子311から取り込まれた信号が、信号処理回路3
50を介して出力端子315に送出される構成であり、
各ユニットの出力端子315と次段のユニットの入力端
子311がカスケード接続される。
、 3ooz、30L、300.”i?は、それぞれ入
力端子311から取り込まれた信号が、信号処理回路3
50を介して出力端子315に送出される構成であり、
各ユニットの出力端子315と次段のユニットの入力端
子311がカスケード接続される。
ところが、このような従来のカスケード接続方式では、
途中のユニットでパッケージの挿抜や電源のオンオフ操
作が行なわれた場合には、それ以降のユニットでは信号
の瞬断やあるいは継続断により装置全体の機能が停止す
ることがあった。
途中のユニットでパッケージの挿抜や電源のオンオフ操
作が行なわれた場合には、それ以降のユニットでは信号
の瞬断やあるいは継続断により装置全体の機能が停止す
ることがあった。
本発明は、このような従来の問題点に対して、信号の瞬
断や継続断の原因となるユニットをバイパスするときに
、そのユニットによる1 延ffiを自動的に補償し、
装置全体にバイパスによる影響を与えないカスケード接
続伝送装置のバイパス方式を提供することを目的とする
。
断や継続断の原因となるユニットをバイパスするときに
、そのユニットによる1 延ffiを自動的に補償し、
装置全体にバイパスによる影響を与えないカスケード接
続伝送装置のバイパス方式を提供することを目的とする
。
第1図は、本発明の原理ブロック図である。
図において、カスケード接続伝送装置は、複数のユニッ
ト1001,100□、1003をカスケード接続して
構成される。補助系端子113、位相補正回路120お
よび選択回路130は各ユニットに備えられる。
ト1001,100□、1003をカスケード接続して
構成される。補助系端子113、位相補正回路120お
よび選択回路130は各ユニットに備えられる。
補助系端子113は、各ユニットをカスケード接続して
いる現用系の信号経路101に対し、補助系の信号経路
103を介して前段以外のユニットからの信号が入力さ
れる端子である。
いる現用系の信号経路101に対し、補助系の信号経路
103を介して前段以外のユニットからの信号が入力さ
れる端子である。
位相補正回路120は、この補助系と現用系の各信号の
位相を合わせる。
位相を合わせる。
選択回路130は、この位相補正回路120の制御出力
に応じて、現用系の信号と位相制御された補助系の信号
とを切り換えて信号処理回路150に送出する。
に応じて、現用系の信号と位相制御された補助系の信号
とを切り換えて信号処理回路150に送出する。
ユニットをバイパスした補助系の信号経路103の信号
が、補助系端子113を介してユニットに取り込まれ、
位相補正回路120により現用系の信号と位相が合わさ
れる。
が、補助系端子113を介してユニットに取り込まれ、
位相補正回路120により現用系の信号と位相が合わさ
れる。
現用系の信号経路101からの信号を信号処理回路15
0に出力している選択回路130は、この位相補正回路
120の制御出力により、補助系と現用系の各信号の位
相が合ったときに、位相制御された補助系の信号を信号
処理回路150に出力するように切り換えられる。
0に出力している選択回路130は、この位相補正回路
120の制御出力により、補助系と現用系の各信号の位
相が合ったときに、位相制御された補助系の信号を信号
処理回路150に出力するように切り換えられる。
本発明は、このようにカスケード接続伝送装置のバイパ
ス経路が形成されたときに、自動的にバイパスされたユ
ニットの遅延量を補償することができる。
ス経路が形成されたときに、自動的にバイパスされたユ
ニットの遅延量を補償することができる。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第2図は、本発明のカスケード接続伝送装置のバイパス
方式を実現するユニットの一実施例の構成を示す。
方式を実現するユニットの一実施例の構成を示す。
図において、入力端子211には現用系の信号経路20
1を介して前段ユニットからの信号が入力される。補助
端子213には前段ユニットをバイパスした補助系の信
号経路203を介して、前々段ユニットからの信号が入
力される。
1を介して前段ユニットからの信号が入力される。補助
端子213には前段ユニットをバイパスした補助系の信
号経路203を介して、前々段ユニットからの信号が入
力される。
入力端子211に入力される現用系の信号は、位相補正
回路220の位相比較部221の一方の入力と、選択回
路230の一方のスイッチ部231に接続される。補助
端子213に入力される補助系の信号は、位相補正回路
220の多段接続の遅延線223に接続される。遅延線
223の出力は、位相比較部221の他方の入力と、選
択回路230の他方のスイッチ部233に接続される。
回路220の位相比較部221の一方の入力と、選択回
路230の一方のスイッチ部231に接続される。補助
端子213に入力される補助系の信号は、位相補正回路
220の多段接続の遅延線223に接続される。遅延線
223の出力は、位相比較部221の他方の入力と、選
択回路230の他方のスイッチ部233に接続される。
位相比較部2210制御出力は、遅延制御部?25およ
び選択回路230の各スイッチ部231゜233に接続
される。遅延制御部225は、位相比較部221の制御
出力により、多段接続の遅延線223を選択するカウン
タおよびデコーダを含む。
び選択回路230の各スイッチ部231゜233に接続
される。遅延制御部225は、位相比較部221の制御
出力により、多段接続の遅延線223を選択するカウン
タおよびデコーダを含む。
選択回路230は、本実施例では、それぞれ現用系の信
号および遅延vA223の出力信号を取り込み、位相比
較部221の制御出力により各信号の通過を制御するス
イッチ部231,233と、スイッチ部231,233
の出力論理和をとり、信号処理回路250に送出する論
理和回路235により構成される。なお、スイッチ部2
31.233は位相比較部221の制御出力により、一
方が閉であれば他方が開であるように制御される。
号および遅延vA223の出力信号を取り込み、位相比
較部221の制御出力により各信号の通過を制御するス
イッチ部231,233と、スイッチ部231,233
の出力論理和をとり、信号処理回路250に送出する論
理和回路235により構成される。なお、スイッチ部2
31.233は位相比較部221の制御出力により、一
方が閉であれば他方が開であるように制御される。
したがって、通常運用では前段ユニットから現用系の信
号経路201を介して入力端子211に入力された現用
系の信号が、選択回路230を介して信号処理回路25
0に取り込まれ、信号処理回路250から出力される信
号が、出力端子215から現用系の信号経路201を介
して次段ユニットに送出される。
号経路201を介して入力端子211に入力された現用
系の信号が、選択回路230を介して信号処理回路25
0に取り込まれ、信号処理回路250から出力される信
号が、出力端子215から現用系の信号経路201を介
して次段ユニットに送出される。
ここで、たとえば前段ユニットのパッケージの挿抜を行
なうために、前4段ユニットの出力端子と補助端子21
3が補助系の信号経路203を介してバイパス接続され
ているとすると、入力端子211に入力される現用系の
信号と、補助端子213に入力され遅延線223により
所定の遅延量が与えられた補助系の信号とが、ともに位
相比較部221に入力され、位相比較部221の制御出
力に応じて遅延線223の遅延量を制御することにより
両信号の位相が合わせられる。
なうために、前4段ユニットの出力端子と補助端子21
3が補助系の信号経路203を介してバイパス接続され
ているとすると、入力端子211に入力される現用系の
信号と、補助端子213に入力され遅延線223により
所定の遅延量が与えられた補助系の信号とが、ともに位
相比較部221に入力され、位相比較部221の制御出
力に応じて遅延線223の遅延量を制御することにより
両信号の位相が合わせられる。
両信号の位相がそろったところで、位相比較部221の
制御出力により選択回路230のスイッチ部231が開
となり、スイッチ部233が閉となる。すなわち、同位
相になるだけの遅延量が与えられた遅延線223の出力
信号が、選択回路230 (スイッチ部233および論
理和回路235)を介して信号処理回路250に出力さ
れ、さらに出力端子215から送出される。
制御出力により選択回路230のスイッチ部231が開
となり、スイッチ部233が閉となる。すなわち、同位
相になるだけの遅延量が与えられた遅延線223の出力
信号が、選択回路230 (スイッチ部233および論
理和回路235)を介して信号処理回路250に出力さ
れ、さらに出力端子215から送出される。
このように、バイパス経路が形成された場合には、自動
的にバイパスされたユニットに相当する遅延量が補償さ
れ、かつ自動的にその経路が選択されるので、カスケー
ド接続された伝送装置全体には何ら影響を及ぼすことは
ない。
的にバイパスされたユニットに相当する遅延量が補償さ
れ、かつ自動的にその経路が選択されるので、カスケー
ド接続された伝送装置全体には何ら影響を及ぼすことは
ない。
したがって、バイパスされたユニットに対してパッケー
ジの挿抜あるいは電源のオンオフ操作を自由に行なうこ
とができる。
ジの挿抜あるいは電源のオンオフ操作を自由に行なうこ
とができる。
なお、一旦補助系の信号経路203が選択された場合に
は、本実施例ではその遅延量および選択回路230の動
作は固定されるものとし、再び現用系の信号経路201
を用いる場合には、現用系の信号経路201および入力
端子211を介して位相比較部221に所定の制御信号
を送出し、選択回路230のスイッチ部231,233
を切り換えることにより実現する。あるいは、補助系の
信号経路203を外すことにより自動的にリセットされ
、選択回路230では現用系の信号(211)を選択出
力するようにしてもよい。
は、本実施例ではその遅延量および選択回路230の動
作は固定されるものとし、再び現用系の信号経路201
を用いる場合には、現用系の信号経路201および入力
端子211を介して位相比較部221に所定の制御信号
を送出し、選択回路230のスイッチ部231,233
を切り換えることにより実現する。あるいは、補助系の
信号経路203を外すことにより自動的にリセットされ
、選択回路230では現用系の信号(211)を選択出
力するようにしてもよい。
また、本実施例では、補助系の信号経路203として、
一つのユニットをバイパスする場合について説明したが
、複数のユニットをバイパスする場合についても、遅延
線223の遅延量を制御することにより対応できる。
一つのユニットをバイパスする場合について説明したが
、複数のユニットをバイパスする場合についても、遅延
線223の遅延量を制御することにより対応できる。
また、バイパスするユニットに対して補助系のユニット
を備え、そのユニットを介するバイパス経路を形成する
場合についても同様に実施可能である。
を備え、そのユニットを介するバイパス経路を形成する
場合についても同様に実施可能である。
上述したように、本発明によれば、補助系の信号経路を
形成するためのケーブルの長さやバイパス段数に規制さ
れることなく、補助系(バイパス系)の確立が簡単にで
きるので、カスケード接続される伝送装置の任意のユニ
ットに対して、装置全体の信号瞬断あるいは′m続断を
伴うパンケージの挿抜などの作業を容易に実施すること
ができ、実用的には極めて有用である。
形成するためのケーブルの長さやバイパス段数に規制さ
れることなく、補助系(バイパス系)の確立が簡単にで
きるので、カスケード接続される伝送装置の任意のユニ
ットに対して、装置全体の信号瞬断あるいは′m続断を
伴うパンケージの挿抜などの作業を容易に実施すること
ができ、実用的には極めて有用である。
第1図は本発明の原理ブロック図、
第2図は本発明バイパス方式を実現するユニットの一実
施例の構成を示すブロック図、 第3図はカスケード接続伝送装置の従来の構成例を示す
ブロック図である。 図において、 100はユニット、 101は現用系の信号経路、 103は補助系の信号経路、 113は補助端子、 120は位相補正回路、 130は選択回路、 150は信号処理回路、 200はユニット、 201は現用系の信号経路、 203は補助系の信号経路、 211は入力端子、 213は補助端子、 215は出力端子、 220は位相補正回路、 221は位相比較部、 223は遅延線、 225は遅延制御部、 230は選択回路、 231.233はスイッチ部、 235は論理和回路、 250は信号処理回路、 300はユニット、 311は入力端子、 315は出力端子、 350は信号処理回路である。 牛発明住理フ゛口2,2り凹 第1図 7F>や(ヨ’−1)”1 大デろjミヒイ幻第2図
施例の構成を示すブロック図、 第3図はカスケード接続伝送装置の従来の構成例を示す
ブロック図である。 図において、 100はユニット、 101は現用系の信号経路、 103は補助系の信号経路、 113は補助端子、 120は位相補正回路、 130は選択回路、 150は信号処理回路、 200はユニット、 201は現用系の信号経路、 203は補助系の信号経路、 211は入力端子、 213は補助端子、 215は出力端子、 220は位相補正回路、 221は位相比較部、 223は遅延線、 225は遅延制御部、 230は選択回路、 231.233はスイッチ部、 235は論理和回路、 250は信号処理回路、 300はユニット、 311は入力端子、 315は出力端子、 350は信号処理回路である。 牛発明住理フ゛口2,2り凹 第1図 7F>や(ヨ’−1)”1 大デろjミヒイ幻第2図
Claims (1)
- 【特許請求の範囲】 複数のユニット(100_1、100_2、100_3
)をカスケード接続して構成されるカスケード接続伝送
装置において、 各ユニットに、 各ユニットをカスケード接続している現用系の信号経路
(101)に対し、補助系の信号経路(103)を介し
て前段以外のユニットからの信号が入力される補助系端
子(113)と、 この補助系と現用系の各信号の位相を合わせる位相補正
回路(120)と、 この位相補正回路(120)の制御出力に応じて、現用
系の信号と位相制御された補助系の信号とを切り換えて
信号処理回路(150)に送出する選択回路(130)
と を備えたことを特徴とするカスケード接続伝送装置のバ
イパス方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11134387A JPS63276332A (ja) | 1987-05-07 | 1987-05-07 | カスケ−ド接続伝送装置のバイパス方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11134387A JPS63276332A (ja) | 1987-05-07 | 1987-05-07 | カスケ−ド接続伝送装置のバイパス方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63276332A true JPS63276332A (ja) | 1988-11-14 |
Family
ID=14558790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11134387A Pending JPS63276332A (ja) | 1987-05-07 | 1987-05-07 | カスケ−ド接続伝送装置のバイパス方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63276332A (ja) |
-
1987
- 1987-05-07 JP JP11134387A patent/JPS63276332A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63276332A (ja) | カスケ−ド接続伝送装置のバイパス方式 | |
JPH01256212A (ja) | 双方向バッファ回路 | |
JPH06189451A (ja) | Catv用増幅器の給電方法 | |
JPS6018094A (ja) | 通話路スイツチ制御方式 | |
JP4182621B2 (ja) | 制御信号の入力回路 | |
US6324278B1 (en) | Switched telecommunication network, method of establishing a switched connection in such a network, as well as exchange and routing facility therefor | |
SE9502010L (sv) | Demultiplexor, skyddsomkopplingsenhet, telekommunikationsnät samt förfarande vid demultiplexering | |
JP2577484B2 (ja) | 装置内信号経路切替方法 | |
JPS629402A (ja) | 電気信号切替装置 | |
JP2604548Y2 (ja) | 給電重畳伝送路の衝突防止回路 | |
JP3080905B2 (ja) | クランプ回路 | |
JPH0382272A (ja) | 高周波信号切換器およびその使用方法 | |
JPH04343188A (ja) | 制御システムにおける演算結果切換方式 | |
JPH03266532A (ja) | 遅延時間調整器 | |
JPH04137923A (ja) | 回線切替回路 | |
JPS59138169A (ja) | 音声位相補正装置 | |
JPH09200299A (ja) | 信号伝送装置 | |
JP3758820B2 (ja) | 選択器および選択装置 | |
JPH07131435A (ja) | Apsチャネル取り込み回路 | |
JPH02288514A (ja) | 回線切替方式 | |
JP2002271149A (ja) | フィードフォワード歪補償増幅器 | |
JPH03215762A (ja) | 半導体集積回路 | |
JPH01103154A (ja) | 多相チョッパの制御方法 | |
JPH02189095A (ja) | 三段スイッチの切替方式 | |
JPH0723524A (ja) | 電源遮断制御装置 |