JPH03215762A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03215762A JPH03215762A JP2009674A JP967490A JPH03215762A JP H03215762 A JPH03215762 A JP H03215762A JP 2009674 A JP2009674 A JP 2009674A JP 967490 A JP967490 A JP 967490A JP H03215762 A JPH03215762 A JP H03215762A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- circuit
- output terminal
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000012360 testing method Methods 0.000 claims abstract description 32
- 230000008054 signal transmission Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に複数のアナログ回
路とその試験用回路を備えた半導体集積回路に関する。
路とその試験用回路を備えた半導体集積回路に関する。
マクロ化されたアナログ回路を複数組み合わせて所定の
機能をもつ全体回路を構成する場合、全体回路は、各ア
ナログ回路の組合わせ方により数多くの回路構成が考え
られるため、全体回路の動作特性を効率良く試験するこ
とが困難であり、そのため個々のマクロ化されたアナロ
グ回路を個別に試験することで全体回路の特性を保証す
るということがなされてきた。
機能をもつ全体回路を構成する場合、全体回路は、各ア
ナログ回路の組合わせ方により数多くの回路構成が考え
られるため、全体回路の動作特性を効率良く試験するこ
とが困難であり、そのため個々のマクロ化されたアナロ
グ回路を個別に試験することで全体回路の特性を保証す
るということがなされてきた。
この場合、個々のマクロ化されたアナログ回路を試験す
るためには、試験を行なうアナログ回路の入力と出力を
外部に出さなければならず、そのために試験用回路を必
要とする。
るためには、試験を行なうアナログ回路の入力と出力を
外部に出さなければならず、そのために試験用回路を必
要とする。
第３図は従来のこの種の半導体集積回路の一例を示すブ
ロック図であり、前段のアナログ回路ＩＡの出力と、第
Ｐ才及び第２姻り出力端を備え制御信号ＳＥに応じてア
ナログ回路］Ａからの信号を第１の出力端又は第２の出
力端へ伝達する第１の７ナロクセレクタ３Ａと、この第
１のアナログセレクタ３Ａの第１の出力端か接続して試
験用の信号を出力する出力端子Ｔ０と、試験用の信号を
入力する入力端子Ｔ１と、アナログセレクタ３Ａの第２
の出力端と接続する第１の入力端、及び入力端子Ｔエと
接続する第２の入力端とを備え、制御信号ＳＦに応じて
第１の入力端又は第２の入力端の信号を出力端へ伝達す
る第２のアナログセレクタ３．と、このアナロクセレク
タ３，ｌｌの出力を受けて所定の処理を行う後段のアナ
ロク回路ＩＢとを有する構成となっている。
ロック図であり、前段のアナログ回路ＩＡの出力と、第
Ｐ才及び第２姻り出力端を備え制御信号ＳＥに応じてア
ナログ回路］Ａからの信号を第１の出力端又は第２の出
力端へ伝達する第１の７ナロクセレクタ３Ａと、この第
１のアナログセレクタ３Ａの第１の出力端か接続して試
験用の信号を出力する出力端子Ｔ０と、試験用の信号を
入力する入力端子Ｔ１と、アナログセレクタ３Ａの第２
の出力端と接続する第１の入力端、及び入力端子Ｔエと
接続する第２の入力端とを備え、制御信号ＳＦに応じて
第１の入力端又は第２の入力端の信号を出力端へ伝達す
る第２のアナログセレクタ３．と、このアナロクセレク
タ３，ｌｌの出力を受けて所定の処理を行う後段のアナ
ロク回路ＩＢとを有する構成となっている。
この半導体集積回路においては、通常動作時には、前段
のアナログ回路ＩＡの出力が２つのアナログセレクタ３
Ａ，３Ｂを介して後段のアナログ回路ＩＢへ伝達され、
試験時には、アナログセレクタ３Ａ，３Ｂ間が切離され
、アナログ回路ＩＡの出力をアナログセレクタ３Ａを介
して出力端子Ｔ。へ伝達し、入力端子Ｔ．からの信号を
アナログセレクタ３Ｂを介してアナログ回路１８へ伝達
するようになっている。
のアナログ回路ＩＡの出力が２つのアナログセレクタ３
Ａ，３Ｂを介して後段のアナログ回路ＩＢへ伝達され、
試験時には、アナログセレクタ３Ａ，３Ｂ間が切離され
、アナログ回路ＩＡの出力をアナログセレクタ３Ａを介
して出力端子Ｔ。へ伝達し、入力端子Ｔ．からの信号を
アナログセレクタ３Ｂを介してアナログ回路１８へ伝達
するようになっている。
上述した２つのアナログセレクタ３Ａ，３Ｂと入力端子
Ｔ ｒ ，出力端子Ｔ。が試験用回路である。
Ｔ ｒ ，出力端子Ｔ。が試験用回路である。
上述した従来の半導体集積回路は、通常動作時には２つ
のアナログセレクタ３Ａ，３ｓを介して前段のアナログ
回路ＩＡの出力が後段のアナログ回路ＩＢへ伝達され、
試験時には、アナログセレクタ３Ａ，３Ｂ間が切離され
て前段のアナログ回路ＩＡの出力がアナログセレクタ３
Ａを介して出力端子Ｔ０へ、入力端子Ｔ．からり信号が
アナログセレクタ３Ｂを介してアナログ回路ＩＢへ伝達
される構成となっているので、通常動作時、２つのアナ
ログセレクタ３Ａ，３Ｂを介して信号が伝達されるため
に、この信号が減衰したり歪が発生するという欠点があ
り、試験時には、２つのアナログセレクタ３Ａ，３Ｂ間
が切離されるため、これらアナログセレクタ３Ａ，３１
１間の配線に断線があっても確認することかできず、ま
たこれらアナログセレクタ３Ａ，３８の特性を試験する
ことができないという欠点がある。
のアナログセレクタ３Ａ，３ｓを介して前段のアナログ
回路ＩＡの出力が後段のアナログ回路ＩＢへ伝達され、
試験時には、アナログセレクタ３Ａ，３Ｂ間が切離され
て前段のアナログ回路ＩＡの出力がアナログセレクタ３
Ａを介して出力端子Ｔ０へ、入力端子Ｔ．からり信号が
アナログセレクタ３Ｂを介してアナログ回路ＩＢへ伝達
される構成となっているので、通常動作時、２つのアナ
ログセレクタ３Ａ，３Ｂを介して信号が伝達されるため
に、この信号が減衰したり歪が発生するという欠点があ
り、試験時には、２つのアナログセレクタ３Ａ，３Ｂ間
が切離されるため、これらアナログセレクタ３Ａ，３１
１間の配線に断線があっても確認することかできず、ま
たこれらアナログセレクタ３Ａ，３８の特性を試験する
ことができないという欠点がある。
本発明の目的は、通常動作時には伝達される信号の減衰
量及び歪を低減し、試験時には２つのアナログ回路間の
断線や試験用回路の特性を確認することができる半導体
集積回路を提供することにある。
量及び歪を低減し、試験時には２つのアナログ回路間の
断線や試験用回路の特性を確認することができる半導体
集積回路を提供することにある。
本発明の半導体集積回路は、所定のアナレグ信号処理を
行う前段のアナログ回路と、験試用の信号を入出力する
ための入出力端子と、第１の制御信号によりオン・オフ
し前記アナログ回路の出力端と前記入出力端子との間の
信号の伝達を制御する第１のアナログスイッチと、所定
のアナログ信号処理を行う後段のアナログ回路と、第２
の制御信号によりオン・オフし前記前段のアナログ回路
の出力端の信号を前記後段のアナログ回路の入力端へ伝
達制御する第２のアナログスイッチと、第３の制御信号
によりオン・オフし前記入出力端子と前記後段のアナロ
グ回路の入力端との間の信号の伝達を制御する第３のア
ナログスイッチとを有している。
行う前段のアナログ回路と、験試用の信号を入出力する
ための入出力端子と、第１の制御信号によりオン・オフ
し前記アナログ回路の出力端と前記入出力端子との間の
信号の伝達を制御する第１のアナログスイッチと、所定
のアナログ信号処理を行う後段のアナログ回路と、第２
の制御信号によりオン・オフし前記前段のアナログ回路
の出力端の信号を前記後段のアナログ回路の入力端へ伝
達制御する第２のアナログスイッチと、第３の制御信号
によりオン・オフし前記入出力端子と前記後段のアナロ
グ回路の入力端との間の信号の伝達を制御する第３のア
ナログスイッチとを有している。
次に、本発明の実旅例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す回路図である。
この実施例は、所定のアナログ信号処理を行う前段のア
ナログ回路ＩＡと、験試用の信号を入出力するための入
出力端子ＴＩＯと、第１の制御信号ＳＡによりオン・オ
フしアナログ回路ＩＡの出力端と入出力端子との間の信
号の伝達を制御する第１のアナロクスイッチ２Ａと、所
定のアナログ信号処理を行う後段のアナログ回路１３と
、第２の制御信号ＳＲによりオン・オフし前段のアナロ
グ回路ＩＡのｄ力端の信号を後段のアナログ回路ＩＢの
入力端へ伝達制御する第２のアナログスイッチ２Ｂと、
第３の制御信号Ｓｃによりオン・オフし入出力端子Ｔ１
。と後段のアナログ回路ＩＢの入力端との間の信号の伝
達を制御する第３のアナログスイッチ２。とを有する構
成となっている。
ナログ回路ＩＡと、験試用の信号を入出力するための入
出力端子ＴＩＯと、第１の制御信号ＳＡによりオン・オ
フしアナログ回路ＩＡの出力端と入出力端子との間の信
号の伝達を制御する第１のアナロクスイッチ２Ａと、所
定のアナログ信号処理を行う後段のアナログ回路１３と
、第２の制御信号ＳＲによりオン・オフし前段のアナロ
グ回路ＩＡのｄ力端の信号を後段のアナログ回路ＩＢの
入力端へ伝達制御する第２のアナログスイッチ２Ｂと、
第３の制御信号Ｓｃによりオン・オフし入出力端子Ｔ１
。と後段のアナログ回路ＩＢの入力端との間の信号の伝
達を制御する第３のアナログスイッチ２。とを有する構
成となっている。
なお、第１〜第２のアナログスイッチ２Ａ〜２ｏ及び入
出力端子Ｔｏｏにより試験用回路が構成されている。
出力端子Ｔｏｏにより試験用回路が構成されている。
次に、この実施例の動作について説明する。
通常動作時は、制御信号ＳＢによりアナログスイッチ２
Ｂをオン状態とし、制御信号ＳＡ，Ｓｃによりアナロク
スイッチ２Ａ，２ｏをオフ状態とする。
Ｂをオン状態とし、制御信号ＳＡ，Ｓｃによりアナロク
スイッチ２Ａ，２ｏをオフ状態とする。
この時、前段のアナロク回路ＩＡと後段のアナロク回路
ＩＢとは、アナロクスイッチ２Ｂにより接続され、アナ
ログスイッチ２Ａ，２ｃがオフ状態であるため、試験用
の入出力端子ＴＩＯはアナログ回路ＬＡ，ＩＢから分離
される。
ＩＢとは、アナロクスイッチ２Ｂにより接続され、アナ
ログスイッチ２Ａ，２ｃがオフ状態であるため、試験用
の入出力端子ＴＩＯはアナログ回路ＬＡ，ＩＢから分離
される。
次に、アナログ回路ＩＡを試験する時には、制御信号Ｓ
Ａによりアナログスイッチ２Ａをオン状態とし、制御信
号ＳＲ，ＳＣによりアナログスイッチ２Ｂ，２Ｃをオフ
状態とする。この時、アナログ回路ＩＡの出力端と入出
力端子ＴＩＯはアナログスイッチ２Ａにより接続され、
アナロクスイッチ２Ｂ，２ｏがオフ状態であるため、ア
ナログ回路１Ｂは、アナログ回路ＩＡ＋入出力端子Ｔ．
。から分離されている。
Ａによりアナログスイッチ２Ａをオン状態とし、制御信
号ＳＲ，ＳＣによりアナログスイッチ２Ｂ，２Ｃをオフ
状態とする。この時、アナログ回路ＩＡの出力端と入出
力端子ＴＩＯはアナログスイッチ２Ａにより接続され、
アナロクスイッチ２Ｂ，２ｏがオフ状態であるため、ア
ナログ回路１Ｂは、アナログ回路ＩＡ＋入出力端子Ｔ．
。から分離されている。
同様に、アナログ回路ＩＢを試験する時には、制御信号
Ｓ。によりアナログスイッチ２。をオン状態とし、制御
信号Ｓい，ＳＲによりアナログスイッチ２Ａ，２ａをオ
フ状態とする。この時、アナログ回路ＩＢと入出力端子
Ｔ’ｒｏとはアナログスイッチ２ｏにより接続され、ア
ナログスイッチ２Ａ，２！ｌがオフ状態であるため、ア
ナログ回路ＩＡは、アナログ回路ＩＢ，入出力端子Ｔｆ
Ｏから分離される。
Ｓ。によりアナログスイッチ２。をオン状態とし、制御
信号Ｓい，ＳＲによりアナログスイッチ２Ａ，２ａをオ
フ状態とする。この時、アナログ回路ＩＢと入出力端子
Ｔ’ｒｏとはアナログスイッチ２ｏにより接続され、ア
ナログスイッチ２Ａ，２！ｌがオフ状態であるため、ア
ナログ回路ＩＡは、アナログ回路ＩＢ，入出力端子Ｔｆ
Ｏから分離される。
この実施例おいては、通常動作時にアナｐグ回路ＩＡ，
１Ｂを結ぶ径路上に付加される試験用回路はアナログス
イッチ２Ｂだけとなるので、アナロク回路ＩＡ，ｌａ間
を伝達する信号の減衰量及び歪が低減される。
１Ｂを結ぶ径路上に付加される試験用回路はアナログス
イッチ２Ｂだけとなるので、アナロク回路ＩＡ，ｌａ間
を伝達する信号の減衰量及び歪が低減される。
また、同一シリコン基板上にこの実施例を構成する場合
、３つのアナログスイッチ２Ａ〜２ｏの形状をまったく
同一とし、これらアナログスイッチ２Ａ〜２。をできる
だけ近接して配置すれは、半導体集積回路の特徴として
これらアナログスイッチ２Ａ〜２ｏの特性は非常に似た
ものとなるため、直接アナロクスイッチ２Ｂを測定する
ことは出来なくとも、試験時にその径路にアナログスイ
ッチ２ Ａ ｒ２６のいずれか必す含まれているため、
アナログスイッツ２Ａ，２Ｃが試験に与える影響からア
ナログスイッチ２Ｂの特性を類推することができる。
、３つのアナログスイッチ２Ａ〜２ｏの形状をまったく
同一とし、これらアナログスイッチ２Ａ〜２。をできる
だけ近接して配置すれは、半導体集積回路の特徴として
これらアナログスイッチ２Ａ〜２ｏの特性は非常に似た
ものとなるため、直接アナロクスイッチ２Ｂを測定する
ことは出来なくとも、試験時にその径路にアナログスイ
ッチ２ Ａ ｒ２６のいずれか必す含まれているため、
アナログスイッツ２Ａ，２Ｃが試験に与える影響からア
ナログスイッチ２Ｂの特性を類推することができる。
また、アナログスイッチ２Ａをオフ状態とし、アナロク
スイッチ２Ｂ＋ ２ｃをオン状態とすると、前段のア
ナロク回路ＩＡの出力を入出力端子Ｔｔｏから取出する
ことができるので、通常の動作及び前述したアナログ回
路ＬＡ，１Ｂの試験に不具合がなければ、アナロクロ路
ＩＡ，アナログスイッチ２ Ｂ ＋アナロク回路ＩＨの
径路の断線等の不具合の有無を確認することがてきる。
スイッチ２Ｂ＋ ２ｃをオン状態とすると、前段のア
ナロク回路ＩＡの出力を入出力端子Ｔｔｏから取出する
ことができるので、通常の動作及び前述したアナログ回
路ＬＡ，１Ｂの試験に不具合がなければ、アナロクロ路
ＩＡ，アナログスイッチ２ Ｂ ＋アナロク回路ＩＨの
径路の断線等の不具合の有無を確認することがてきる。
第２図は本発明の第２の実施例を示す回路図である。
この実施例は、第１の実施例の回路にさらに、試験用端
子Ｔ，と、この試験用端子ＴＴと入出力端子ＴＩＯとの
間に制御信号ＳＤによりオン・オフするアナログスイッ
チ２Ｄを設けたものである。
子Ｔ，と、この試験用端子ＴＴと入出力端子ＴＩＯとの
間に制御信号ＳＤによりオン・オフするアナログスイッ
チ２Ｄを設けたものである。
ここで、アナログスイッチ２Ｄをオフ状態とすれば、第
１の実施例と同等となる。
１の実施例と同等となる。
アナログスイッチ２Ａ，２ｃをオフ状態とし、アナログ
スイッチ２Ｄをオン状態とすると、入出力端子Ｔ１。と
試験用端子Ｔｒにより、直接アナログスイッチ２Ｄの動
作特性を測定することができる。
スイッチ２Ｄをオン状態とすると、入出力端子Ｔ１。と
試験用端子Ｔｒにより、直接アナログスイッチ２Ｄの動
作特性を測定することができる。
第１の実施例と同様に、同一シリコン基板上にこれらア
ナログスイッチ２Ａ〜２Ｄの形状をまったく同一とし、
これらアナログスイッチ２Ａ〜２Ｄをできるだけ近くに
配置すれば、直接アナログスイッチ２Ｂを試験すること
は比来なくとも、アナログスイッチ２Ｄを試験すること
で、アナログスイッチ２Ｂの特性を類推することができ
る。
ナログスイッチ２Ａ〜２Ｄの形状をまったく同一とし、
これらアナログスイッチ２Ａ〜２Ｄをできるだけ近くに
配置すれば、直接アナログスイッチ２Ｂを試験すること
は比来なくとも、アナログスイッチ２Ｄを試験すること
で、アナログスイッチ２Ｂの特性を類推することができ
る。
以上説明したように本発明は、前段のアナログ回路の出
力端、後段のアナログ回路の入力端、及び入出力端子と
の間にそれぞれ、制御信号によりオン・オフするアナロ
クスイッチを設けた構成とすることにより、通常動作時
には前段及び後段のアナログ回路間が１つのアナログス
イッチのみで接続されるので伝達さ九る信号の減衰量及
び歪を低減することができ、試験時には、これらアナロ
ダスイッチを介して観測される入出力端子の信号により
、前段及び後段のアナログ回路間の断線やアナログスイ
ッチ等の特性を確認することができる効果がある。
力端、後段のアナログ回路の入力端、及び入出力端子と
の間にそれぞれ、制御信号によりオン・オフするアナロ
クスイッチを設けた構成とすることにより、通常動作時
には前段及び後段のアナログ回路間が１つのアナログス
イッチのみで接続されるので伝達さ九る信号の減衰量及
び歪を低減することができ、試験時には、これらアナロ
ダスイッチを介して観測される入出力端子の信号により
、前段及び後段のアナログ回路間の断線やアナログスイ
ッチ等の特性を確認することができる効果がある。
また、前段及び後段のアナログ回路の試験が通常動作時
に近い条件で試験できるという効果もある。
に近い条件で試験できるという効果もある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示す回路図、第３図は従来の半導体集積回路の一
例を示す回路図である。 ＬＡ， ＩＢ・・・・アナログ回路、２Ａ〜２Ｄ・・
・・・・アナログスイッチ、３Ａｒ ３８・・・・・
アナログセレクタ、Ｔ，・・・・・・入力端子、Ｔｏ・
・・・・・出力端子、ＴＩＯ・・・・・・入出力端子、
ＴＴ・・・・・・試験用端子。
施例を示す回路図、第３図は従来の半導体集積回路の一
例を示す回路図である。 ＬＡ， ＩＢ・・・・アナログ回路、２Ａ〜２Ｄ・・
・・・・アナログスイッチ、３Ａｒ ３８・・・・・
アナログセレクタ、Ｔ，・・・・・・入力端子、Ｔｏ・
・・・・・出力端子、ＴＩＯ・・・・・・入出力端子、
ＴＴ・・・・・・試験用端子。
Claims (1)
- 所定のアナログ信号処理を行う前段のアナログ回路と、
験試用の信号を入出力するための入出力端子と、第１の
制御信号によりオン・オフし前記アナログ回路の出力端
と前記入出力端子との間の信号の伝達を制御する第１の
アナログスイッチと、所定のアナログ信号処理を行う後
段のアナログ回路と、第２の制御信号によりオン・オフ
し前記前段のアナログ回路の出力端の信号を前記後段の
アナログ回路の入力端へ伝達制御する第２のアナログス
イッチと、第３の制御信号によりオン・オフし前記入出
力端子と前記後段のアナログ回路の入力端との間の信号
の伝達を制御する第３のアナログスイッチとを有するこ
とを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009674A JPH03215762A (ja) | 1990-01-19 | 1990-01-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009674A JPH03215762A (ja) | 1990-01-19 | 1990-01-19 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03215762A true JPH03215762A (ja) | 1991-09-20 |
Family
ID=11726762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009674A Pending JPH03215762A (ja) | 1990-01-19 | 1990-01-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03215762A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945741A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 半導体集積回路 |
-
1990
- 1990-01-19 JP JP2009674A patent/JPH03215762A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945741A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183260B2 (ja) | スキャンフリップフロップ回路 | |
| US6605959B1 (en) | Structure and method for implementing wide multiplexers | |
| JPH0273173A (ja) | スキャンパス回路 | |
| JPH03215762A (ja) | 半導体集積回路 | |
| JPH02245681A (ja) | 複合型集積回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JP2665070B2 (ja) | バス回路 | |
| JPH04282913A (ja) | バイパス回路内蔵形半導体集積回路 | |
| US6999412B2 (en) | Method of operating a data transmission network | |
| JP3119568B2 (ja) | 半導体集積回路 | |
| JPH02112777A (ja) | 半導体集積回路 | |
| JPH04271542A (ja) | データ伝送回路 | |
| JPH0661799A (ja) | ラッチ回路 | |
| JPH04289473A (ja) | 半導体集積回路 | |
| JPH0310172A (ja) | 故障検出回路を含むｌｓｉ回路 | |
| JPH1079963A (ja) | 伝送装置間インタフェースにおけるフェイルセーフ回路 | |
| JPH04213942A (ja) | 二重ループ型ローカルエリアネットワークの集線装置 | |
| JPH04137923A (ja) | 回線切替回路 | |
| JPH0483373A (ja) | 集積回路のチェック用信号出力回路 | |
| JPH05327552A (ja) | 二重化切替制御方式 | |
| JPH03132111A (ja) | 半導体装置 | |
| JPH05256912A (ja) | Ｌｓｉテスト回路 | |
| JPH10123214A (ja) | 論理回路のテスト方法及びテスト回路を含む論理回路装置 | |
| JPS6298658A (ja) | 集積回路 | |
| JPS60139046A (ja) | 回線モニタ方式 |